インテル4004

1969 年 4 月、Busicom はIntelに接触し、電子計算機の演算を処理するチップ セットの製造を依頼した。^{[ 4 ]}この提携は、ポケットに収まるほどコンピュータを小型化することを何十年も夢見てきたシャープのエンジニア、佐々木忠によって部分的に促進された。佐々木は 1960 年代を通じて集積回路の複雑化の傾向を監視し、1968 年に、1970 年までにはわずか 2 つのチップで計算機を製造できるはずであると計算した。佐々木は、低コストでチップ数の少ないプロセッサ設計のアイデアを、Busicom の社長であった大学の同級生の小島義雄やIntel のロバート ノイスと話し合った。 ^{[ 6 ]} Busicom は、世界初の卓上型プログラム計算機の 1 つですが 1965 年のOlivetti Programma 101の低価格の競合製品を製造することに興味を持っていた。^{[ 7 ] [ 8 ]}重要な違いは、Busicom の設計では、個々の部品が詰まったプリント基板の代わりに集積回路を使用し、メモリには 101 の高価な磁歪線ではなくソリッドステートシフトレジスタを使用するという点でした。Busicom はまた、低価格のデスクトップ印刷電卓に汎用プロセッサを搭載し、その後、同じ設計をキャッシュレジスタやATMなどの他の機器にも使用できることにも気づきました。同社はすでにTTL小規模集積回路を使用した電卓を製造しており、Intel の中規模集積回路(MSI) 技術を使用してチップ数を削減することに関心を持っていました。^{[ 9 ]}

Intelは、最近入社した社員番号12番のマーシアン・ホフを両社間の連絡役に任命した。6月下旬、ブシコムのエンジニア3名、島正敏氏と同僚の増田氏、高山氏がIntelを訪れ、設計を紹介した。ホフはエンジニアとの連絡役として任命されただけだったが、コンセプトの研究を始めた。彼らの最初の提案には、プログラム制御、演算ユニット（ALU）、タイミング、プログラムROM、一時メモリ用シフトレジスタ、プリンタコントローラ、入出力制御の7つのICが含まれていた。^{[ 10 ]}

ホフは、チップの数とそれらの間の必要な相互接続によって、Busicomの価格目標が達成不可能になるのではないかと懸念した。チップを統合すれば、複雑さとコストを削減できる。また、まだ小規模なインテルには、7つの別々のチップを同時に製造するのに十分な設計スタッフがいないのではないかとも懸念していた。彼はこれらの懸念を上層部に伝え、 CEOのボブ・ノイスは、実現可能であれば別のアプローチを支持するとホフに伝えた。^{[ 10 ]}

Busicom の設計における重要な概念は、プログラム制御と ALU が特に電卓市場を対象としておらず、ROM 内のプログラムによって電卓に変わるという点でした。当初の構想は、シフトレジスタ RAM とプログラム ROM の容量が異なる同じチップを使用して、さまざまな計算機を製造することでした。ホフは、Busicom の命令セット アーキテクチャが汎用コンピュータのそれと非常によく似ていることに驚きました。彼は、真に汎用的なプロセッサを電卓に使用できるほど安価に製造できるかどうかを検討し始めました。^{[ 11 ]}後に最初のマイクロプロセッサのアーキテクチャのアイデアをどこから得たのかと尋ねられたとき、ホフは「英国のトラクター会社」であるPlessey ^{[ 12 ]}がスタンフォードにミニコンピュータを寄贈し、彼がそこにいる間に「少し触ってみた」と語りました。

この設計を実用化させたもう一つの要因は、インテルが初期のダイナミック RAM (DRAM) チップの開発に取り組んだことである。当時、シフトレジスタは低コストの読み書き可能なメモリデバイスとしては数少ないものであった。しかし、シフトレジスタメモリはランダムアクセスには適しておらず、アクセスするたびに目的のビットがチェーンを通過するのを待つ必要がある。一方、DRAM はランダムアクセスが可能であり、3 トランジスタの DRAM セルは 6 トランジスタのシフトレジスタセルに比べてシリコン面積を節約できる。^{[ 11 ]}

最後に、ホフは、プログラム制御チップの複雑さの多くは、すべての命令が個別に実装されていることに起因していることに気づきました。彼は、チップがサブルーチン呼び出しをサポートし、可能な限り命令をサブルーチンとして実装することを提案しました。アプリケーションは、電卓で使用されるバイナリコード化10進数（BCD）値を直接操作できるため、4ビット設計を自然に示唆しました。ホフは1969年の7月から8月にかけて全体的な設計コンセプトに取り組みましたが、Busicomの幹部が彼の提案に興味を示さないことがわかりました。^{[ 11 ]} Intelは、Busicomが141-PF電卓の提案を受け入れるように、より賢く働く必要がありました。彼らは、命令を与えて結果を返すことができ、コンピュータのすべてのCPU機能を統合できる汎用マイクロプロセッサの構想を始めました。^{[ 13 ]}その後、その年の秋に、Intelのエンジニアは、使用用にプログラム可能なチップを含むわずか4つのチップの新しい設計を提案しました。このプログラム可能なチップは、最終的に4004マイクロプロセッサになりました。^{[ 4 ]}

ホフは知らなかったが、Busicom チームは彼の提案に非常に興味を持っていた。しかし、彼らが懸念していた具体的な問題がいくつかあった。重要な問題の一つは、小数点調整やキーボード処理などの特定のルーチンをサブルーチンとして実装すると、大量の ROM 領域が必要になることだった。もう一つは、この設計には割り込み機能が一切ないため、リアルタイムのイベントを処理するのが難しいことだった。最後に、数値を 4 ビット BCD として格納すると、符号と小数点を格納するための追加のメモリが必要になる。^{[ 14 ]}

1969年9月、スタンレー・マゾールはフェアチャイルドからインテルに移籍した。ホフとマゾールはすぐにBusicomの懸念事項に対する解決策を考案した。Busicomの設計ではもともと1バイトのマクロ命令と複雑なデコーダ回路を使用して解決されていたサブルーチンの複雑さに対処するため、マゾールは同じマクロ命令を実行する20バイト長のインタープリタを開発した。島は、キーボードを割り込み駆動できるように、ピンによってトリガーされる新しい割り込みを追加することを提案した。彼はまた、アキュムレータをクリアするために、ブランチバック（サブルーチンからの復帰）命令を変更した。^{[ 15 ]}

価格目標を達成するためには、チップをできるだけ小さくし、使用するリード数を最小限にすることが重要でした。データは4 ビット、アドレス空間は12 ビット（4096 バイト）であったため、約24ピン未満では直接アクセスを実現することは不可能でした 。これは十分な小ささではなかったため、設計では16ピンのデュアルインラインパッケージ（DIP）レイアウトを使用し、 4本のラインの単一セットを多重化することになりました。これは、ROM内のどのアドレスにアクセスするかを指定するのに3クロックサイクル、メモリから読み出すのにさらに2クロックサイクルが必要であることを意味しました。1MHzで動作させると、 BCD値の演算は 1桁あたり約80マイクロ秒で実行されました。^{[ 16 ]}

IntelとBusicomの協議の結果、Busicomの7チップ設計を、CPU、ROM、RAM、I/O（入出力）デバイスで構成されるIntelの4チップ構成のアーキテクチャに縮小する案が生まれた。この案は1969年10月に訪問したBusicomの幹部チームに提示された。彼らは新しいコンセプトが優れていることに同意し、Intelに開発開始の許可を与えた。Hoffは、設計が完全にIntel内で行われたにもかかわらず、契約で設計に関するすべての権利がBusicomに譲渡されたことを知って憤慨した。その後、チームは日本へ向かったが、Shimaは12月までカリフォルニアに留まり、多くのサブルーチンを開発した。^{[ 16 ]}

アプリケーション研究グループに所属していたホフとマゾールは、実際のシリコンの設計経験がなく、設計グループはすでにメモリデバイスの開発で過労状態だった。1970年4月、 MOS設計グループを率いていたレスリー・ヴァダスは、フェアチャイルド・セミコンダクターからフェデリコ・ファギンを雇い、このプロジェクトを引き継がせた。^{[ 17 ]}ファギンは、MOSシリコンゲート技術の開発全体と、それを用いた最初の商用集積回路（IC）の設計を主導し、すでに名を馳せていた。この新技術は、半導体市場全体を変えることになるだろう。

集積回路は、トランジスタや抵抗器などの多数の個々の部品で構成されており、これらの部品は、下地のシリコンに「ドーパント」と呼ばれる添加剤を混合することによって製造されます。これは通常、化学ガスが存在する中でチップを加熱し、そのガスを表面に拡散させることによって行われます。従来は、個々の部品は表面に堆積されたアルミニウム配線によって接続され、回路を形成していました。アルミニウムの融点は600度、シリコンの融点は1000度であるため、配線は通常、製造工程の最後に堆積する必要があり、これが製造サイクルを複雑にすることがよくありました。

1967年、ベル研究所は、金属ではなくシリコン製の自己整合ゲートを備えたMOSトランジスタの製造に関する論文を発表しました。しかし、これらのデバイスは概念実証であり、ICの製造には使用できませんでした。ファギンとトム・クラインは、好奇心から、信頼性の高いICを製造するために必要なプロセス技術全体を開発しました。ファギンはまた、 SGTを使用して製造された最初のICであるフェアチャイルド3708 [ ^{18 ]}を設計および製造し、1968年末に初めて販売され、 1969年9月のElectronicsの表紙を飾りました。^{[ 19 ] [ 17 ]シリコン}ゲート技術は、リーク電流を100倍以上削減し、DRAM（ダイナミックランダムアクセスメモリ）のような高度な動的回路を可能にしました。また、ゲートに使用される高濃度ドープシリコンは相互接続にも使用でき、これによりマイクロプロセッサなどのランダムロジックICの回路密度が大幅に向上しました。

この技術により、相互接続はプロセスのどの時点でも実行できるようになった。さらに重要なことに、配線は他のコンポーネントを製造するのと同じ装置を使用して堆積された。これにより、異なる機械タイプ間のレイアウトのわずかな違いが解消された。以前は、機械の不正確さによってずれが生じるシリコンコンポーネントにアルミニウムが確実に接触するように、相互接続は必要以上に大きくする必要があった。この問題が解消されたことで、回路をより密接に配置できるようになり、コンポーネントの密度がすぐに2倍になり、コストも同額削減された。さらに、アルミニウム配線は信号速度を制限する寄生容量として機能していたが、これらの寄生容量がなくなったことで、チップはより高速で動作できるようになった。^{[ 20 ] [ 21 ]}

Intelで、ファギンはこの自己整合ゲートプロセスを使用して新しいプロセッサの設計を開始しました。ファギンがIntelに入社してからわずか数日後、島が日本から到着しました。彼は、12月に自分が去ってからプロジェクトが停滞していることを知って落胆し、当初のスケジュールはもはや不可能になったことを懸念しました。ファギンは毎日夜遅くまで働くことでこれに応え、島はさらに6か月間残って手伝いました。ファギン自身は、週70～80時間にも及ぶ仕事に没頭しました。^{[ 22 ]}必要な回路密度を達成するには、さらなる進歩が必要でした。これらの進歩の1つは、ワイヤをコンポーネントに直接接続するための「埋め込みコンタクト」^{[ 23 ] [ 24 ]}の使用でした。もう1つは、シリコンゲートで「ブートストラップロード」を追加する方法を考案し、マスキングステップの1つの一部として、処理から1つのステップを削減したことです。^{[ 25 ] [ 17 ]}ファギンによるこれら2つの革新がなければ、ホフのアーキテクチャは1つのチップで実現できなかったでしょう。

当時のインテルのチップ命名規則では、各コンポーネントに4桁の数字が使用されていました。最初の桁は使用されているプロセス技術を示し、2桁目は汎用機能を示し、最後の2桁はそのコンポーネントタイプの開発における連番を示していました。この規則に従うと、チップは1302、1105、1507、1202として知られることになります。ファギンは、これではそれらが一貫したセットを形成しているという事実が曖昧になると感じ、「4000ファミリー」と名付けることにしました。^{[ 26 ]} 4つのチップは次のとおりです。

• Intel 4001は、256バイトの4ビットROMである。
• Intel 4002、4つの20ニブルレジスタ（合計サイズ40バイト）を備えたDRAM 。
• Intel 4003は、シリアル出力とパラレル出力を備えた10ビット静的シフトレジスタを含むI/Oチップである。
• Intel 4004 CPU。

完全に拡張されたシステムでは、合計4  kBのROMとなる16個のIntel 4001、合計1,280ニブル（640バイト）のRAMとなる16個のIntel 4002、そして無制限の数の4003をサポートできた。4003は、CPUに直接接続されるのではなく、4001のプログラマブル入力ピンと出力ピン、および4002の出力ピンに接続されていた。^{[ 10 ]}

設計が完了すると、島は日本に戻り、計算機のプロトタイプの製作を開始した。4001の最初のウェハは1970年10月に処理され^{[ 17 ]} 、続いて11月に4003と4002が処理された。4002には軽微な問題があったが、簡単に修正できた。最初の4004は12月末に到着したが、全く機能しなかった。チップを調べたところ、埋め込みコンタクトの製造工程が省略されていたことがファギンによって判明した。2回目の製造は1971年1月に行われ、4004は2つの軽微な問題を除いて期待どおりに動作した。

ファギンは、1971年2月にこれらのチップが到着するたびに、島電機にサンプルを送っていた。^{[ 4 ]}同年4月、電卓のプロトタイプが動作することがわかった。その月の後半、島電機はインテルに4001 ROMの最終マスクを送付し、設計は完了した。これは、4004が1個、4002が2個、4003が3個、4001が4個のチップで構成されていた。追加の4001は、オプションの平方根機能を提供した。ファギンが4001と4002に、チップが熱いときにのみ発生する問題を発見した後、最後の変更が1つ追加された。両方に新しいレジスタデコーダ回路を追加することで問題は解決した。量産は1971年8月に開始された。^{[ 27 ]}

島氏との電話中に、ファギン氏はBusicomが財政難に陥っており、チップの価格を下げなければ倒産する可能性が高いことを知った。ファギン氏はその後、インテルとの独占契約を解除する代わりに価格を下げるようノイス氏を説得した。1971年5月、Busicomは、他の計算機プロジェクトには使用しないこと、インテルが開発費6万ドルを返済することを条件に、これに同意した。^{[ 27 ]}このマーケティングの焦点の変更に伴い、チップファミリー名はMCS-4（Micro Computer System, 4-bitの略）に変更された。 ^{[ 26 ]}

Intelの経営陣は、営業チームが顧客に製品を説明できるかどうか懐疑的だった。Intelはメモリ市場で成功を収めていたため、4004が市場を混乱させるのではないかと懸念し、宣伝をためらっていた。^{[ 27 ]}彼らは、既存のIntel顧客が新製品を競合製品とみなし、代わりに競合他社からメモリを購入するのではないかと恐れていた。^{[ 28 ]}ホフとマゾールはまた、設計上の制約により、当時市場に登場した新しい16ビットミニコンピュータに慣れていたユーザーにとって魅力が薄れるのではないかと懸念していた。 ^{[ 29 ]}

1971年の夏、テキサス・インスツルメンツ出身のエド・ゲルバックがマーケティング部門を引き継ぎ、すぐに製品の公式発表の計画を開始したことで、状況は一変した。^{[ 29 ]}これは1971年11月にインテルが「集積エレクトロニクスの新時代を告げる」という広告を掲載したことで実現した。^{[ 30 ]}この広告は11月15日号のElectronic Newsに初めて掲載された。^{[ 31 ]}

4004は、一般向けに販売された最初の商用マイクロプロセッサとなった。^{[ a ]}これは、もう少しで実現しないところだった。^{[ 29 ]}

1969 年 12 月、インテルは、コンピュータ端末Datapoint 2200を設計していたComputer Terminal Corporation (CTC) から、カスタム バイポーラ メモリ チップの製造を依頼された。マゾールとホフは、自社の CPU 設計を検討し、4004 と比べてそれほど複雑ではなく、シングル チップ 8 ビット CPU として実装できると結論付けた。^{[ 16 ]}ファギンを雇用する数週間前の 1970 年 3 月、インテルは、インテルの命名規則に従って当時 1201 と呼ばれていたIntel 8008 の設計のためにハル・フィーニーを雇用した。しかし、CTC は当初、自社の CPU を従来の TTL 実装で進めることを決定し、このプロジェクトの優先順位は下げられた。フィーニーは他のプロジェクトに配属され、最終的には 4000 ファミリー チップのテストでファギンを支援することになった。^{[ 32 ]}

1971 年 1 月、フィーニーはファギンの監督下で 1201 に再配置され、1972 年 3 月には量産チップが利用可能になった。5 月、ホフとマゾールは、米国各地で 2 つの CPU 設計を紹介する講演ツアーを行った。2 つの設計のトレードオフは、4004 とそのメモリおよび I/O チップを使用すると、完全なコンピュータ システムを構築するのがはるかに容易である一方、8008 はより柔軟で、より大きな 16  kB のアドレス空間を持ち、より多くの命令を提供するという点であった。重要な違いは、最小限の 4004 システムは 4004 と 4001 (256 バイト ROM) の 2 つのチップのみを使用して構築できるのに対し、8008 ではメモリおよび I/O 機能とのインターフェースのために少なくとも 20 個の追加の TTL コンポーネントが必要になることである。^{[ 32 ]}

この2つの設計は、異なる役割で使用されるようになりました。4004は、実装コストが主な懸念事項となる場合に使用され、電子レンジや信号機などのアプリケーション向けの組み込みコントローラで広く使用されるようになりました。一方、8008は、コンピュータ端末、マイクロコンピュータなどのユーザープログラマブルアプリケーションで主に使用されるようになりました。この機能の分離は今日まで続いており、前者はマイクロコントローラとして知られています。^{[ 32 ]}

4004は一般的なTTLレベルを使用していませんでした。+15V電源で動作させた場合、ロジック出力電圧は_VDDを基準 として、最低でも8.5Vから 14.5Vまで変動します。入力には最低でも9.5Vから13.5Vの変動が必要です。   

• 4001: 256バイトのROM（256個の8ビットプログラム命令）と1つの内蔵4ビットI/Oポートを備えています。4001 ROM+I/Oチップは、4008/4009ペアと一緒にシステムで使用することはできません。^{[ 38 ]}
• 4002：40バイトのRAM（80個の4ビットデータワード）と1つの内蔵4ビット出力ポート。チップのRAM部分は、20個の4ビットワードからなる4つの「レジスタ」に構成されている。
  • 16個のデータワード（元の電卓設計では仮数桁に使用）は、比較的標準的な方法でアクセスされ、
  • 4つのステータスワード（元の電卓設計では指数桁と符号に使用されていた）は、ROMの入力チャネルの代わりにI/Oタイプのコマンドを使用してアクセスされます。
• 4003:キーボード、ディスプレイ、プリンタなどのスキャン用10ビット並列出力シフトレジスタ
• 4008：標準メモリチップへのアクセス用8ビットアドレスラッチと、内蔵4ビットチップセレクトおよびI/Oポートを1つ搭載。
• 4009：標準メモリおよびI/OチップへのプログラムおよびI/Oアクセスコンバータ。
• 4269：キーボード／ディスプレイインターフェース。
• 4289: メモリインターフェース（4008と4009の機能を組み合わせたもの）。

Intelが規定する最小システム仕様は、256バイトの4001プログラムROMを1つ搭載した4004プロセッサで構成されています。4004には多数のオンボードインデックスレジスタが搭載されており、これらは16  ×4ビットまたは8  ×8ビット（あるいはその両方）のワーキングRAMに相当するため、最小限の複雑さのアプリケーションでは別途RAMを用意する必要はありません。また、ROMにI/Oラインが内蔵されているため、シンプルなインターフェースチップも不要です。しかし、プロジェクトの複雑さが増すにつれて、その他の各種サポートチップが役立つようになります。

Intel MCS-4 プロセッサシリーズには、数多くのバージョンが製造されました。初期のバージョンは、C（C4004 など）と表記され、セラミック製で、チップの裏面には白とグレーのゼブラ模様が描かれており、これは「グレートレース」と呼ばれることもありました。次の世代のチップは、プレーンな白色セラミック（こちらも C と表記）で、その後、ダークグレーのセラミック（D）が採用されました。MCS-4 ファミリーのより新しいバージョンの多くは、プラスチック（P）でも製造されています。

• 
  灰色の痕跡のないセラミックC4004バリアント
• 
  セラミックD4004バリアント
• 
  プラスチック製のP4004バリアント

• ファギン、フェデリコ。ホフ、マーシアン・ジュニア。メイザー、スタンリー。島正敏（1996年12月） 「4004年の歴史」。IEEEマイクロ. 16 (6): 10–20。Bibcode : 1996IMicr..16f..10F。土井: 10.1109/40.546561。
• フェデリコ・ファギン：「MOSシリコンゲート技術と最初のマイクロプロセッサ」イタリア物理学会および欧州物理学会発行の『La Rivista del Nuovo Cimento』誌、2015年10月8日、第38巻、第12号（575～619ページ）に掲載。
• フェデリコ・ファギン著『シリコン：マイクロプロセッサの発明から意識の新科学まで』。シリコンゲート技術と最初のマイクロプロセッサプロジェクトのリーダーであり主要開発者、Zilogの創設者、そしてZ80 CPUの開発者による自伝。2020年、ウォーターサイド・プロダクションズ刊。

• 米国特許出願公開第3753011号 、1973年8月14日。フェデリコ・ファギン：電源設定可能な双安定回路。
• US 3821715  1974年6月28日。Hoff, Marcian; Mazor, Stanley; Faggin, Federico: マルチチップデジタルコンピュータ用メモリシステム。

• Faggin, F.、Klein, T.、および Vadasz, L.: シリコンゲートを備えた絶縁ゲート電界効果トランジスタ集積回路。IEDM (国際電子デバイス会議) プログラムの表紙と要約 (1968 年 10 月)。1968 年にフェアチャイルド セミコンダクターで開発されたシリコンゲート技術 (SGT) は、その共同発明者であり開発者である Federico Faggin によって、1968 年 10 月 23 日にワシントン DC で開催された IEDM で初めて発表されました。これは、後に半導体業界で広く採用された、自己整合ゲートを備えた MOS 集積回路の製造のための唯一の商用プロセス技術でした。SGT は、商用ダイナミック RAM、CCD イメージセンサー、不揮発性メモリ、マイクロプロセッサを製造した最初の技術であり、LSI 集積回路を備えた汎用コンピュータのすべての基本要素を初めて提供しました。
• フェデリコ・ファギンとトーマス・クライン：「低しきい値の高速世代MOSデバイスが、シリコンゲートICという新たな波に乗って台頭している」。Electronics誌の表紙（1969年9月29日）。Electronics誌の記事では、1968年にフェデリコ・ファギンが設計したフェアチャイルド3708が紹介されている。これはシリコンゲート技術を用いた世界初の商用集積回路であり、その実現可能性を証明し、この新技術の最初の応用例となった。
• F. ファギン、T. クライン：「シリコンゲート技術」『固体電子工学』1970年、第13巻、 1125～1144ページ

• 4004の設計図（1971年）に刻まれたイニシャルFF（フェデリコ・ファギン）。4004には、設計者であるフェデリコ・ファギンのイニシャルFFがチップの隅に刻印されている。チップに署名することは、作者としての誇りを示す自然な行為であり、また、多くのインテル設計者が後に模倣した独創的なアイデアでもあった。
• F. Faggin および ME Hoff: 「標準部品とカスタム設計が融合した4チッププロセッサキット」。Electronics/1972年4月24日、112～116ページ。The Intel Memory Design Handbook: August 1973 の6-27～6-31 ページに再録。 
• F. Faggin、M. Shima、ME Hoff Jr.、H. Feeney、S. Mazor：「MCS-4 ― LSI マイクロコンピュータ システム」。IEEE '72 Region Six Conference。The Intel Memory Design Handbook: August 1973 の 6-32 ～ 6-37ページに再録。
• Busicom 141-PF 印刷電卓エンジニアリングプロトタイプ (1971 年)。(カリフォルニア州マウンテンビューのコンピュータ歴史博物館へのフェデリコ・ファギン氏からの寄贈)。CHM のコレクションカタログには、Busicom 141-PF デスクトップ電卓のエンジニアリングプロトタイプの写真が掲載されています。このエンジニアリングプロトタイプは、世界で初めて製造されたマイクロプロセッサを使用していました。この唯一無二のプロトタイプは、Busicom の社長である小島義雄氏が、4004 および他の 3 つのメモリおよび I/O チップ (MCS-4 チップセット) の設計と開発を成功に導いたフェデリコ・ファギン氏に個人的に贈ったものです。ファギン氏はこれを 25 年間自宅で保管した後、1996 年に CHM に寄贈しました。
• Faggin, F.; Capocaccia, F.「新しい集積型MOSシフトレジスタ」、第15回国際電子科学会議議事録、ローマ、1968年4月、pp.  143–152。この論文は、Federico Fagginが1968年2月にカリフォルニア州パロアルトのフェアチャイルドの研究開発部門に加わる前に、1967年末にSGS-Fairchild（現在のST Micro）で開発された新しい静的MOSシフトレジスタについて説明しています。Fagginは後に、4004（1970）を含むMCS-4チップでこの新しいシフトレジスタを使用しました。