PDP-10

PDP-10

リビング コンピュータ: ミュージアム + ラボで以前使用されていた DEC KI-10 システム
別名	DECシステム-10
開発者	デジタル・イクイップメント・コーポレーション
製品ファミリー	プログラムされたデータプロセッサ
タイプ	メインフレームコンピュータ
発売日	1966年; 58年前 （1966年）
製造中止	1983年; 41年前 （1983年）
オペレーティング·システム	ITS、TOPS-10、TENEX、WAITS、CompuServeタイムシェアリングシステム
プラットフォーム	DEC 36 ビット
前任者	PDP-6
関連している	デックシステム-20

デジタル・イクイップメント・コーポレーション（DEC）のPDP-10は、後にDECsystem-10として販売されるメインフレームコンピュータファミリー^[1]であり、1966年に製造が開始され^[2]、1983年に製造が中止されました。^{[3] [4] [5] 1970年代以降のモデルは、特に}TOPS-10オペレーティングシステムが広く使用されるようになったため、DECsystem-10の名前で販売されました。^[a]

PDP-10 のアーキテクチャは、DEC の以前のPDP-6とほぼ同じで、同じ36 ビット ワード長を共有し、命令セットをわずかに拡張しています。主な違いは、ハードウェア実装が大幅に改善されたことです。命令セットのいくつかの側面は変わっていますが、最も顕著なのは、固定数のビットの連続したシーケンスとしてのバイトの一般的な定義に従って、1 から 36 ビットまでの任意のサイズのビット フィールドで動作するバイト命令です。

PDP-10 は 1970 年代に多くの大学の計算施設や研究室で使用されていましたが、最も有名なのはハーバード大学エイケン計算研究所、MITのAI ラボとProject MAC、スタンフォード大学のSAIL、Computer Center Corporation (CCC)、ETH (ZIR)、カーネギーメロン大学です。その主なオペレーティングシステムであるTOPS-10 とTENEX は、初期のARPANETの構築に使用されました。これらの理由から、PDP-10 は初期のハッカー伝説の中で大きな位置を占めています。

PDP-10ラインを拡張するプロジェクトは、無関係なVAX スーパーミニコンピュータの成功によって影を潜め、1983年にPDP-10ラインのキャンセルが発表された。報告によると、DECは「1980年末までに約1500台のDECsystem-10」を販売した。^[6]

オリジナルのPDP-10プロセッサは1968年に発表されたKA10である。^[7] DECのフリップチップ技術でパッケージ化されたディスクリートトランジスタを使用し、半自動製造プロセスでバックプレーンがワイヤラップされている。サイクルタイムは1μsで、加算時間は2.1μsである。^[8] 1973年に、KA10はトランジスタ-トランジスタロジック（TTL）SSIを使用するKI10に置き換えられた。1975年には、エミッタ結合ロジック（ECL）で構成され、マイクロプログラム化され、キャッシュメモリを備えた、より高性能なKL10（後に高速化した派生型）がこれに加わった。KL10の性能は、行列の行削減で36ビット浮動小数点数を使用して約1メガフロップスであった。メモリがより制限されているものの、新しいVAX-11/750よりもわずかに高速であった。

1978年に発表された、より小型で安価なモデルKS10は、TTLとAm2901 ビットスライスコンポーネントを使用し、周辺機器を接続するためのPDP-11 Unibusを搭載していました。KS10は、DECSYSTEM-20シリーズの一部としてDECSYSTEM-2020として販売されました。これは、分散処理分野へのDECの参入であり、「世界で最も安価なメインフレームコンピュータシステム」として発表されました。^[9]

KA10 は、最大主記憶容量（仮想および物理）が 256キロワード（1152キロバイトに相当）で、最小主記憶容量は 16 キロワードである。DEC が供給した時点では、ページングハードウェアは含まれていなかった。メモリ管理は、ベース レジスタと境界レジスタと呼ばれる 2 組の保護レジスタと再配置レジスタで構成される。これにより、ユーザーのアドレス空間の各半分を、ベース物理アドレスとサイズで指定された主記憶の設定されたセクションに制限することができる。これにより、 TOPS-10で使用され、後にUnix で採用された、読み取り専用の共有可能コード セグメント（通常は高セグメント）と読み取り/書き込みデータ/スタックセグメント（通常は低セグメント）を別々に持つモデルが可能になった。一部の KA10 マシンは、最初は MIT で、後にBolt、Beranek、および Newman (BBN) で、仮想メモリ^{[10] [11]}とデマンド ページングのサポート、^{[12] [13]}およびより多くの物理メモリを追加するように変更された。

KA10の重量は約1,920ポンド（870kg）である。^[14]

10/50は、 PA1050ソフトウェアパッケージが導入された当時の最上位のユニプロセッサKAマシンでした^[15]。他の2つのKA10モデルは、ユニプロセッサ10/40とデュアルプロセッサ10/55でした^{[16] [b]}

KI10 では、ページ メモリ管理のサポートが導入され、4メガワードのより大きな物理アドレス空間もサポートされています。KI10 モデルには 1060、1070、1077 があり、後者には 2 つの CPU が組み込まれています。

オリジナルの KL10 PDP-10 (DECsystem-10 としても販売) モデル (1080、1088 など) は、オリジナルの PDP-10 メモリ バスと外部メモリ モジュールを使用しています。ここでのモジュールとは、およそ (WxHxD) 30 x 75 x 30 インチの寸法で、32 ～ 256 kWords の磁気コア メモリ容量を持つキャビネットを意味します。DECSYSTEM -20 (2040、2050、2060、2065)で使用されているプロセッサ(一般には誤って「KL20」と呼ばれます) は、 CPUと同じキャビネットに搭載された内部メモリを使用しています。10xx モデルはパッケージも異なり、後に DECSYSTEM-20 に使用された短いキャビネットではなく、オリジナルの背の高い PDP-10 キャビネットに入っています。 10xx モデルと 20xx モデルの違いは、主に、TOPS-10 またはTOPS-20のどちらのオペレーティング システムを実行するかという点です。それ以外は、違いは実質的というよりは表面的なものであり、10xx システムの中には「20 スタイル」の内部メモリと I/O を持つものもあれば、20xx システムの中には「10 スタイル」の外部メモリと I/O バスを持つものもあります。特に、AN20 IMPインターフェイスは I/O バス デバイスであったため、すべての ARPAnet TOPS-20 システムには I/O バスがありました。どちらも TOPS-10 または TOPS-20 のマイクロコードを実行でき、対応するオペレーティング システムを実行できました。

2060 プロセッサのモデル B の後のバージョンでは、最大 256 キロワードの「セクション」を最大 32 個サポートし、命令セットを大幅に変更することで、仮想アドレス空間の 256キロワード制限がなくなりました。この 2 つのバージョンは、実質的には異なる CPU です。モデル B の機能を利用する最初のオペレーティング システムは TOPS-20 リリース 3 で、ユーザー モード拡張アドレス指定は TOPS-20 リリース 4 で提供されています。リリース 4.1 以降の TOPS-20 バージョンは、モデル B でのみ動作します。

TOPS-10 バージョン 7.02 および 7.03 も、TOPS-20 マイクロコードを実行する 1090 (または 1091) モデル B プロセッサで実行される場合、拡張アドレス指定を使用します。

KL10 の最終的なアップグレードは、2060 から 2065 (または 1091 から 1095) への MCA25 アップグレードであり、これにより、複数のセクションで実行されるプログラムのパフォーマンスがいくらか向上しました。

20xx シリーズ KL マシンの I/O アーキテクチャは、 Massbusと呼ばれる DEC バス設計に基づいています。PDP-11 の成功は、DEC が PDP-11 Unibus をオープン アーキテクチャにするという決定によるものだと多くの人が考えていましたが、DEC は KL で以前の哲学に立ち返り、Massbus を独自かつ独自のものにしました。その結果、Massbus 用のデバイスを製造するアフターマーケット周辺機器メーカーは存在せず、DEC は独自の Massbus デバイス、特に RP06 ディスク ドライブを同等の IBM 互換デバイスよりも大幅に高い価格で販売することを選択しました。たとえばCompuServe は、Massbus で動作し、IBM スタイルの 3330 ディスク サブシステムに接続できる独自の代替ディスク コントローラを設計しました。

KL クラスのマシンには、システムの起動と監視用の PDP -11/40フロントエンド プロセッサが搭載されています。PDP-11 はデュアル ポート RP06 ディスク ドライブ (または 8 インチフロッピー ディスクドライブまたはDECtape ) から起動され、その後、PDP-11 にコマンドを与えてメイン プロセッサを起動できます。メイン プロセッサは通常、PDP-11 と同じ RP06 ディスク ドライブから起動されます。メイン プロセッサが起動すると、PDP-11 はウォッチドッグ機能を実行します。

リモートジョブエントリ（RJE）を含むIBMメインフレームとの通信は、PDP-11/40またはPDP-11/34aを使用したDN61またはDN-64フロントエンドプロセッサを介して行われました。^{[17] [18]}

KS10は、 AMD 2901 ビットスライスチップと、制御プロセッサとしてIntel 8080Aマイクロプロセッサを使用して構築された低コストのPDP-10です。 ^{[19] KS10の設計は、モデルBアーキテクチャをサポートするために必要なデータパスのほとんどが存在するにもかかわらず、モデルAとして不完全でした。これは間違いなく}市場を細分化することを意図していましたが、KS10の製品寿命を大幅に短縮しました。

KS システムは、KL10 と同様のブート手順を使用します。8080 制御プロセッサは、RM03、RM80、または RP06 ディスクまたは磁気テープからマイクロコードをロードし、メイン プロセッサを起動します。8080 は、オペレーティング システムのブート後にモードを切り替え、コンソールとリモート診断シリアル ポートを制御します。

TM10 磁気テープ制御サブシステムでは、 次の 2 つのモデルのテープ ドライブがサポートされていました。

• TU20 磁気テープトランスポート – 45 ips (インチ/秒)
• TU30 磁気テープトランスポート – 75 ips (インチ/秒)
• TU45 磁気テープトランスポート – 75 ips (インチ/秒)

7 トラックまたは9 トラックのデバイスを使用して、最大 8 台までの組み合わせをサポートできます。TU20 と TU30 にはそれぞれ A (9 トラック) と B (7 トラック) のバージョンがあり、前述のテープ ドライブはすべて、200 BPI 、556 BPI、および 800 BPI の IBM 互換テープに対して読み取り/書き込みを行うことができました。

TM10 Magtape コントローラには、次の 2 つのサブモデルがあります。

• TM10AはKA10演算プロセッサを使用してPDP-10メモリとの間でサイクルスチールを実行した。
• TM10BはKA10演算プロセッサからの「サイクルスチール」なしでDF10データチャネルを使用してPDP-10メモリにアクセスした^{[20] ：49}

最初の PDP-6 から KL-10 および KS-10 まで、ユーザー モード命令セット アーキテクチャはほぼ同じです。このセクションでは、そのアーキテクチャについて説明します。アーキテクチャの唯一の大きな変更点は、KL-10 でマルチセクション拡張アドレッシングが追加されたことです。拡張アドレッシングは、命令の有効アドレスを生成するプロセスを変更するもので、最後に簡単に説明します。一般に、システムには 36 ビットのワードと命令、および 18 ビットのアドレスがあります。

汎用の 36 ビット レジスタが 16 個あります。これらのレジスタの右半分 (レジスタ 0 以外) は、インデックスに使用できます。いくつかの命令はレジスタのペアで動作します。"PC ワード" レジスタは半分に分割されており、右側の 18 ビットにはプログラム カウンターが含まれ、左側の 13 ビットにはプロセッサ ステータス フラグが含まれます。2 つのセクションの間には 5 つのゼロがあります。算術演算の結果 (オーバーフローなど)を記録する条件レジスタ ビットには、いくつかの命令でのみアクセスできます。

オリジナルのKA-10システムでは、これらのレジスタは単にメインメモリの最初の16ワードでした。「高速レジスタ」ハードウェアオプションは、それらをCPU内のレジスタとして実装しますが、メモリの最初の16ワードとしてアドレス指定可能です。一部のソフトウェアは、レジスタにコードをロードしてから適切なアドレスにジャンプすることで、レジスタを命令キャッシュとして使用することでこれを活用し、たとえばMaclispでガベージコレクターの1つのバージョンを実装します。^[21]後期モデルはすべてCPU内にレジスタを持っています。

動作モードには、スーパーバイザ モードとユーザー モードの 2 つがあります。上記のメモリ参照の違いに加え、スーパーバイザ モードのプログラムは入出力操作を実行できます。

ユーザー モードからスーパーバイザ モードへの通信は、未実装ユーザー操作 (UUO) を通じて行われます。UUO は、ハードウェアによって定義されておらず、スーパーバイザによってトラップされる命令です。このメカニズムは、安価なモデルでハードウェア実装されていない可能性のある操作をエミュレートするためにも使用されます。

アーキテクチャによって直接サポートされている主なデータ型は、2 の補数36 ビット整数演算 (ビット単位の演算を含む)、36 ビット浮動小数点、ハーフワードです。拡張 72 ビット浮動小数点は、マルチ命令シーケンスで使用するために設計された特別な命令によってサポートされています。バイト ポインターは特別な命令によってサポートされています。「カウント」半分と「ポインター」半分として構造化されたワードは、特にスタックなどのメモリの境界領域の使用を容易にします。

命令は36ビットワードで保存されます。一般命令と入出力命令の2つの形式があります。^[22]

一般的な命令では、左端の 9 ビット (0 から 8) に命令オペコードが格納されます。可能な 512 個のコードの多くはベース モデル マシンでは定義されておらず、ハードウェア浮動小数点ユニットの追加などの拡張用に予約されています。オペコードの後のビット 9 から 12 は、命令に使用されるレジスタの番号です。入出力命令はすべて、ビット 0 から 2 が 1 (10 進数値 7) に設定され、ビット 3 から 9 にデバイス番号が含まれ、ビット 10 から 12 に命令オペコードが含まれて始まります。^[22]

どちらの形式でも、ビット 13 から 35 は「実効アドレス」E を形成するために使用されます。ビット 18 から 35 には、数値定数アドレス Y が含まれます。このアドレスは、レジスタ X の 18 ビット値と、ビット 14 から 17 で示されるレジスタ番号を追加することで変更できます。これらがゼロに設定されている場合、インデックスは使用されず、レジスタ 0 はインデックスに使用できません。ビット 13 (I) は間接指定を示します。つまり、命令で使用される最終的な実効アドレスは E ではなく、メモリ位置 E に格納されているアドレスです。間接指定を使用する場合、ワード E のデータは命令のレイアウトと同じ方法で解釈されます。ビット 0 から 12 は無視され、13 から 35 は上記のように I、X、Y を形成します。

命令の実行はEを計算することから始まります。指定されたレジスタXの内容（0でない場合）をオフセットYに追加します。次に間接ビットが1の場合、Eの値がフェッチされ、実効アドレスの計算が繰り返されます。メモリ内のEに格納されている値のIが1の場合、システムはそのアドレスを介して間接的に計算し、おそらく同様の手順を多数実行します。^[22]このプロセスは、間接ビットが0の間接ワードに到達するまで続きます。この種の間接化は、この時代のプロセッサ設計の一般的な機能でした。

スーパーバイザ モードでは、アドレスは物理メモリに直接対応します。ユーザー モードでは、アドレスは物理メモリに変換されます。以前のモデルでは、ユーザー プロセスに「高」メモリと「低」メモリが与えられます。つまり、最上位ビットが 0 のアドレスは 1 つのベース レジスタを使用し、最上位ビットが 1 のアドレスは別のベース レジスタを使用します。各セグメントは連続しています。最近のアーキテクチャでは、ページ メモリ アクセスが採用され、非連続のアドレス空間が許可されています。CPU の汎用レジスタは、メモリ位置 0 ～ 15 としてアドレス指定することもできます。

一般的な命令には、算術、論理、移動、条件付きジャンプ、条件付きスキップ (副作用がある場合があります) の 3 つの主なクラスがあります。また、いくつかの小さなクラスもあります。

算術、論理、および移動の各操作には、即値からレジスタ、メモリからレジスタ、レジスタからメモリ、レジスタとメモリから両方、またはメモリからメモリへの操作のバリエーションがあります。レジスタはメモリの一部としてアドレス指定される場合があるため、レジスタ間の操作も定義されています。(すべてのバリエーションが明確に定義されていますが、必ずしもすべてのバリエーションが有用であるわけではありません。) たとえば、ADD 操作には、バリエーションとして、ADDI (18 ビットの即値定数をレジスタに追加する)、ADDM (レジスタの内容をメモリ位置に追加する)、ADDB (両方に追加する、つまり、レジスタの内容をメモリに追加し、結果もレジスタに格納する) があります。より複雑な例としては、HLROM ( H alf L eft to R ight, O nes to M emory) があります。これは、レジスタの内容の左半分を取得してメモリ位置の右半分に配置し、メモリ位置の左半分を 1 で置き換えます。ハーフワード命令はリンク リストにも使用されます。HLRZ は Lisp CAR 演算子、HRRZ は CDR です。

条件付きジャンプ操作は、レジスタの内容を調べ、比較の結果に応じて特定の場所にジャンプします。これらの命令のニーモニックはすべて JUMP で始まり、JUMPA は「常にジャンプ」、JUMP は「決してジャンプしない」を意味します。命令セットの対称設計の結果として、JUMP などのいくつかの no-op が含まれています。たとえば、JUMPN A,LOC は、レジスタ A の内容がゼロ以外の場合、アドレス LOC にジャンプします。JRST 命令を使用してプロセッサの条件レジスタに基づく条件付きジャンプもあります。KA10 および KI10 では、JRST は JUMPA よりも高速であるため、標準の無条件ジャンプは JRST です。

条件付きスキップ操作は、レジスタとメモリの内容を比較し、比較の結果に応じて次の命令 (多くの場合、無条件ジャンプ) をスキップします。簡単な例は CAMN A,LOC で、レジスタ A の内容を LOC の場所の内容と比較し、等しくない場合は次の命令をスキップします。より複雑な例は TLCE A,LOC (「左補数をテストし、等しい場合はスキップ」と読む) で、LOC の内容をマスクとして使用し、レジスタ A の左半分の対応するビットを選択します。それらのビットがすべてゼロに等しい場合は、次の命令をスキップし、いずれの場合もそれらのビットをブール補数で置き換えます。

より小さな命令クラスには、シフト/回転命令やプロシージャ呼び出し命令などがあります。特に注目すべきは、スタック命令の PUSH と POP、および対応するスタック呼び出し命令の PUSHJ と POPJ です。バイト命令は、間接ワードの特別な形式を使用して、任意のサイズのビット フィールドを抽出して格納し、ポインタを次のユニットに進める可能性があります。^[c]

PDP-10は、PDP-11以降のDECマシンとは異なり、メモリマップデバイスを使用しません。命令内のデバイス番号で定義されたデバイスとの間でデータを移動するために、別の命令セットが使用されます。ビット3から9にはデバイス番号が含まれ、7ビットで合計128のデバイスを使用できます。命令により、デバイスとの間でデータをワード単位（DATAOとDATAI）またはブロック単位（BLKO、BLKI）で移動できます。^[23]

ブロック モードでは、E が指す値はメモリ内の 2 つのワードに分割され、右側の 18 ビットはデータが配置されている (または書き込まれている) メモリの開始アドレスを示し、左側の 18 ビットはカウンタです。ブロック命令は、呼び出されるたびに両方の値を増分し、それによってカウンタが増加するとともにメモリ内の次の位置に移動します。次に、DATAO または DATAI を実行します。最後に、E の値のカウンタ側をチェックし、ゼロでない場合は次の命令をスキップします。ゼロの場合は、次の命令 (通常はループの先頭に戻る JUMP) を実行します。^[24] BLK 命令は、DATA をループして命令を増分する小さなプログラムですが、これをプロセッサ自体に実装することで、一連の命令をメイン メモリから繰り返し読み取る必要がなくなり、ループをはるかに高速に実行できます。^[25]

最後のI/O命令セットは、デバイス上の条件コードの書き込みと読み取りに使用され、CONOとCONIである。^[26]さらに、CONSZはCONIを実行し、取得したデータをEの値に対してビットマスクし、ゼロの場合は次の命令をスキップする。これはBLKコマンドと同様の方法で使用される。CONSZでは右側の18ビットのみがテストされる。^[27]

CONO 命令の 2 つ目の用途は、割り込み処理のデバイスの優先レベルを設定することです。CONO 命令には 33 から 35 までの 3 つのビットがあり、デバイスをレベル 0 から 7 に設定できます。レベル 1 は最高レベルであり、2 つのデバイスが同時に割り込みを発生させた場合、番号の最も小さいデバイスが処理を開始します。レベル 0 は「割り込みなし」を意味するため、レベル 0 に設定されたデバイスは、割り込みを発生させてもプロセッサを停止しません。^[28]

各デバイス チャネルには、2 つのメモリ位置が関連付けられています。1 つは 40+2N、もう 1 つは 41+2N です (N はチャネル番号)。したがって、チャネル 1 は位置 42 と 43 を使用します。割り込みが受信され、受け入れられると (つまり、より優先度の高い割り込みがまだ実行されていない場合)、システムは命令サイクルの次のメモリ読み取り部分で停止し、代わりに、これら 2 つの位置のうち最初の位置に格納されているアドレスから処理を開始します。割り込み ハンドラは、完了時に割り込み レベルをオフにする必要があります。これは、CONO、DATA、または BLK 命令を実行することで実行できます。^[28]

デバイス番号のうち 2 つは特別な目的のために確保されています。デバイス 0 はコンピュータのフロント パネル コンソールです。このデバイスを読み取るとパネル スイッチの設定が取得され、書き込みを行うとステータス ランプが点灯します。デバイス 4 は「優先割り込み」で、CONI を使用して読み取ると、発生した割り込みに関する追加情報を取得できます。^[29]

拡張アドレス指定をサポートするプロセッサでは、アドレス空間は「セクション」に分割されます。18 ビットのアドレスは「ローカル アドレス」で、セクション内のオフセットを含みます。「グローバル アドレス」は 30 ビットで、左 18 ビットの下部にある 12 ビットのセクション番号と、右 18 ビットのセクション内の 18 ビットのオフセットに分割されます。レジスタには、右 18 ビットに 18 ビットの符号なし変位またはローカル アドレスを含む「ローカル インデックス」、または右 30 ビットに 30 ビットの符号なし変位またはグローバル アドレスを含む「グローバル インデックス」のいずれかを含めることができます。間接ワードは、最上位ビットが設定され、次の12ビットが予約され、残りのビットが間接ビット、4ビットのレジスタコード、および18ビットの変位である「ローカル間接ワード」、または最上位ビットがクリアされ、次のビットが間接ビット、次の4ビットがレジスタコード、残りの30ビットが変位である「グローバル間接ワード」のいずれかになります。^{[30] : 1-26–1-30}

実効アドレスを計算するプロセスでは、12ビットのセクション番号とそのセグメント内の18ビットのオフセットが生成される。^{[30] : 1-26–1-30}

オリジナルの PDP-10オペレーティング システムは単に「Monitor」と呼ばれていましたが、後にTOPS-10に改名されました。最終的に、PDP-10 システム自体が DECsystem-10 に改名されました。Monitor と TOPS-10 の初期バージョンは、スタンフォードのWAITSオペレーティング システムとCompuServeタイムシェアリング システムの基礎となりました。

時間が経つにつれて、一部の PDP-10 オペレータは、DEC の外部で開発された主要コンポーネントから組み立てられたオペレーティング システムを実行するようになりました。たとえば、メイン スケジューラは 1 つの大学から、ディスク サービスは別の大学から、といった具合です。CompuServe 、On-Line Systems, Inc. (OLS)、Rapidataなどの商用タイムシェアリング サービスは、社内に高度なシステム プログラミング グループを維持しており、 DEC やその他の企業に依存せずに、必要に応じてオペレーティング システムを変更できました。また、 DECUSなどの強力なユーザー コミュニティもあり、ユーザーはこれを通じて開発したソフトウェアを共有できます。

BBN は独自の代替オペレーティング システムTENEX を開発し、これは研究コミュニティで急速に人気を博しました。DEC は後に TENEX を KL10 に移植し、大幅に機能強化してTOPS-20と名付け、DECSYSTEM-20 ラインを形成しました。

MITは、IBM 709（後に改良されたIBM 7094システム）上で動作する互換タイムシェアリングシステム（CTSS）を開発したが、 PDP-6（後に改良されたPDP-10）上で動作する非互換タイムシェアリングシステム（ITS ^{）[31]も開発した。 [要出典]}

TymshareはTOPS-10から派生したTYMCOM-Xを開発したが、TOPS-20のようなページベースのファイルシステムを採用していた。^[32]

DECは1967年から1975年までPDP-10用のDECsystem-10 FORTRAN IV （F40）を保守していた^[33]

MACRO-10（アセンブリ言語マクロコンパイラ）、COBOL、BASIC、AIDは、マルチプロセスおよびスワッピングモニターの下でサポートされていました。^[34]

実際には、1970 年頃のハットフィールド工科大学では、LISP や SNOBOL など、他のプログラミング環境もいくつか利用可能でした。

1971年から1972年にかけて、ゼロックスPARCの研究者たちは、PDP-10の購入を上層部が拒否したことに不満を抱いていた。ゼロックスは1969年にサイエンティフィック・データ・システムズ（SDS）を買収したばかりで、PARCにSDSマシンの使用を求めた。代わりに、チャールズ・P・サッカー率いるグループが、MAXC（SDSをゼロックスに売却したマックス・パレフスキーにちなんでマックスと発音）と名付けた2つのPDP-10クローンシステムを設計し、独自に構築した。MAXCは、マルチアクセス・ゼロックス・コンピュータの頭文字でもある。MAXCは、TENEXの修正版を実行した。^[35]

サードパーティによる PDP-10 クローンの販売の試みは、比較的成功しませんでした。Foonly、Systems Concepts、およびXKL を参照してください。

これまでに集められた DECsystem-10 アーキテクチャ システムの最大のコレクションの 1 つはCompuServeで、最盛期にはオハイオ州コロンバスの 3 つのデータ センターで 200 を超える疎結合システムを運用していました。CompuServe はこれらのシステムを「ホスト」として使用し、商用アプリケーションや CompuServe Information Service へのアクセスを提供しました。最初のこのようなシステムは DEC から購入されましたが、DEC が PDP-10 アーキテクチャを放棄してVAX を採用すると、CompuServe と他の PDP-10 の顧客は Systems Concepts からプラグ互換のコンピュータを購入し始めました。2007 年 1 月の時点で^{[アップデート]}、CompuServe は課金機能とルーティング機能を実行するために少数の PDP-10 アーキテクチャ マシンを運用していました。

KL シリーズのマシンで使用されていた主電源は非常に効率が悪かったため、CompuServe のエンジニアは、エネルギー消費量が約半分になる代替電源を設計しました。CompuServe は、DEC が、CompuServe が購入する新しい KL に、より効率的な電源が搭載されることを約束すれば、KL 電源の設計を無償でライセンスすることを DEC に提案しました。DEC はこの提案を断りました。

CompuServe のエンジニアが PDP-10 に加えたもう 1 つの変更は、KI10 プロセッサ キャビネットの何百もの白熱インジケータ ランプを LED ランプ モジュールに交換したことでした。変換コストは、電気使用量の削減、発熱の減少、切れたランプの交換に必要な労力によって簡単に相殺されました。Digital は世界中でこのステップに従いました。右側の写真は、KI10 CPU と同時期の MF10 メモリのライト パネルを示しています。このアイテムはコンピュータ ミュージアムの一部であり、2008 年にデモンストレーション目的でのみ LED が取り付けられました。KL および KS プロセッサ自体には同様のインジケータ ランプ バンクはなく、レガシー メモリと周辺機器にのみありました。

DEC はPDP -10 と VAX の製品ラインが互いに競合していることを認識し、より収益性の高い VAX にソフトウェア開発の取り組みを集中することを決定したため、PDP-10 は最終的に VAX スーパーミニコンピュータ マシン (PDP-11 の後継機) に追い抜かれました。PDP-10 製品ラインのキャンセルは 1983 年に発表され、新しいハイエンド PDP-10 プロセッサを製造する進行中のJupiterプロジェクト(キャンセル 時点ではプロジェクトは順調に進んでいた) と、当時は試作段階だったと思われるデスクトップ PDP-10 を製造する Minnow プロジェクトもキャンセルされました。^[36]

この出来事は、 ITSと、元の専門用語ファイルを生み出した技術文化の終焉を意味しましたが、1990 年代までには、PDP-10 で経験を積んだことは、昔のハッカーの間では一種の名誉の印となっていました。

PDP-10アセンブリ言語命令 LDB および DPB (バイトのロード/デポジット) は、プログラミング言語 Common Lispの関数として残っています。LISPの記事の「参考資料」セクションを参照してください。PDP-6 および PDP-10 の 36 ビット ワード サイズは、1 ワードに 18 ビットの LISP ポインタを 2 つ持つというプログラミングの利便性に影響されました。

ウィル・クロウザーはPDP-10用にコンピュータアドベンチャーゲームの原型であるアドベンチャーを作成した。ドン・ダグローは最初のコンピュータ野球ゲーム（1971年）とPDP-10で最初のロールプレイングビデオゲームであるダンジョン（1975年）を作成した。ウォルター・ブライトはもともとPDP-10用にエンパイアを作成した。ロイ・トラブショウとリチャード・バートルはPDP-10で最初のMUDを作成した。ゾークはPDP-10で書かれた。インフォコムはゲームの開発とテストにPDP-10を使用した。^[37]

ビル・ゲイツとポール・アレンはもともとハーバード大学のPDP-10上で動作するIntel 8080シミュレータを使用してAltair BASICを書いた。アレンはPDP-10アセンブラを8080チップ用のクロスアセンブラとして再利用した。 ^[38]その後すぐに 彼らはマイクロソフトを設立した。

歴史的コンピュータのシミュレーション用ソフトウェアであるSIMHには、WindowsまたはUnixベースのマシン上ですべてのPDP-10 CPUモデルをエミュレートするモジュールが含まれています。DECのオリジナル配布テープのコピーはインターネットからダウンロード可能で、実行中のTOPS-10またはTOPS-20システムを構築できます。ITSとWAITSもSIMHで使用できます。^{[39] [40]} KA10プロセッサ用のPDP-10フロントパネル^{[41]のレプリカは、} Raspberry Piで実行されるSIMHエミュレーション用に使用できます。

ケン・ハレンシュタインの Unix 系システム用 KLH10 ソフトウェアは、拡張アドレス指定と 4 MW のメモリを持つ KL10B プロセッサ、または 512 KW のメモリを持つ KS10 プロセッサをエミュレートします。KL10 エミュレーションは KL10 マイクロコードのバージョン 442 をサポートしており、TOPS-10 と TOPS-20 の最終バージョンを実行できます。KS10 エミュレーションは、KS10 ITS の最終バージョン用の ITS バージョン 262 マイクロコードと、KS TOPS-10 と TOPS-20 の最終バージョン用の DEC バージョン 130 マイクロコードの両方をサポートしています。^[42]

この記事は、パブリック ドメインのJargon Fileに一部基づいています。

• その
• TENEX（オペレーティング システム）
• トップ10
• トップ20
• 待つ

• C. Gordon Bell、Alan Kotok、Thomas N. Hastings、Richard Hill、「DECsystem 10 の進化」、Communications of the ACM 21 :1:44 (1978 年 1 月) doi :10.1145/359327.359335、C. Gordon Bell、J. Craig Mudge、John E. McNamara 著『Computer Engineering: A DEC View of Hardware Systems Design』 (Digital Press、1978 年、ISBN 0932376002 )に再録 

ウィキメディア・コモンズには、 PDP-10に関連するメディアがあります。

• 36ビット永遠に！
• PDP-10 モデル — CPU とモデルを表示します
• PDP-10関連
• PDP10 雑多なページ
• 高速エアコンでの生活
• コロンビア大学 DEC PDP-10 ページ
• パンダプログラミング TOPS-20 ページ
• SDF の暫定コンピュータ博物館にあるオンライン PDP-10 および関連システム( Living Computers: Museum + LabsのPaul Allenコレクションに元々含まれていたシステムもいくつか含まれています)。
• PDP-10 用の Empire ( FORTRAN -10 ソース コードのダウンロードの zip ファイル) (Classic Empire より)
• Trailing Edge の PDP-10 ソフトウェア アーカイブ
• パーソナルメインフレーム広告 2018年11月6日アーカイブ、Wayback Machine
• Computer World のパーソナル メインフレーム広告
• Bitsavers の PDP-10 ドキュメント

• alt.sys.pdp10