Loading article…
マイクロエレクトロニクスにおいて、デュアルインラインパッケージ（DIPまたはDIL）[ 1 ]は、長方形のハウジングと2列の平行な電気接続ピンを備えた電子部品パッケージです。パッケージは、プリント回路基板（PCB）にスルーホール実装するか、ソケットに挿入することができます。デュアルインライン形式は、1964年にフェアチャイルドR&Dのドン・フォーブス、レックス・ライス、ブライアント・ロジャースによって発明されました[ 2 ]。当時、円形トランジスタ型パッケージで使用できるリードの数が限られていたため、集積回路の使用に制約が生じていました[ 3 ]。ますます複雑化する回路には、より多くの信号リードと電源リードが必要でした（レントの法則で観察されるように）。最終的に、マイクロプロセッサや同様の複雑なデバイスは、DIPパッケージに搭載できる以上のリードを必要とし、より高密度のチップキャリアの開発につながりました。さらに、正方形および長方形のパッケージにより、パッケージの下にプリント回路の配線が容易になりました。
DIPパッケージは通常、 DIP nと表記され、nはピンの総数を表します。また、行間のパッケージ幅を表す「N」（狭幅 0.3 インチ）または「W」（広幅 0.6 インチ）が付加される場合もあります。例えば、7 本の垂直リードが 2 列あるマイクロ回路パッケージは、DIP14 または DIP14N と呼ばれます。右上の写真には、3 つの DIP14 IC が写っています。一般的なパッケージには、4 本のリードから 64 本のリードまであります。DIP パッケージには、多くのアナログおよびデジタル集積回路のほか、トランジスタ、スイッチ、発光ダイオード、抵抗器のアレイも用意されています。リボンケーブル用の DIP プラグは、標準の IC ソケットで使用できます。
DIPパッケージは通常、デバイスダイを支え、接続ピンを提供する錫、銀、または金メッキされたリードフレームの周囲に不透明なエポキシ樹脂を成形して作られています。高温や高い信頼性が要求される場合、またはデバイスがパッケージ内部への光学窓を備えている場合、一部のICはセラミックDIPパッケージで製造されます。ほとんどのDIPパッケージは、基板の穴にピンを挿入してはんだ付けすることでPCBに固定されます。テスト治具など部品の交換が必要な場合や、変更のためにプログラマブルデバイスを取り外す必要がある場合は、DIPソケットが使用されます。一部のソケットには、ゼロ挿入力（ZIF）機構が備わっているものもあります。
DIPパッケージのバリエーションには、ピンが1列しかないもの（例えば抵抗アレイ）や、2列目のピンの代わりにヒートシンクタブが取り付けられているもの、パッケージの両側に2列ずつ千鳥状に配置された4列のピンを持つものなどがあります。DIPパッケージは、プリント基板に穴を開けるコストを削減し、より高密度な相互接続を可能にする表面実装型パッケージにほぼ取って代わられています。
DIPパッケージは、集積回路（IC）によく使用されます。DIPパッケージに含まれるその他のデバイスには、抵抗ネットワーク、DIPスイッチ、LEDセグメントディスプレイやバーグラフディスプレイ、電気機械式リレーなどがあります。
リボンケーブル用のDIPコネクタプラグは、コンピュータやその他の電子機器でよく使用されています。
ダラス・セミコンダクター社は、ICチップと交換不可能な10年寿命のリチウム電池を内蔵した、 DIPパッケージのリアルタイムクロック（RTC）モジュールを製造していた。
個別の部品をはんだ付けできるDIPヘッダーブロックは、構成変更、オプション機能、またはキャリブレーションのために、部品群を容易に取り外す必要がある場合に使用された。
オリジナルのデュアルインラインパッケージは、1964 年にフェアチャイルドセミコンダクターに勤務していたブライアント「バック」ロジャースによって発明されました。最初のデバイスは 14 ピンで、現在のものとよく似た外観でした。[ 4 ]長方形の形状により、集積回路を以前の丸型パッケージよりも高密度にパッケージ化することが可能になりました。[ 5 ]このパッケージは自動組立装置に適しており、プリント基板に数十個または数百個の IC を実装し、回路基板上のすべてのコンポーネントをウェーブはんだ付け機で一度にはんだ付けして自動テスト機に渡すことができ、人間の作業はほとんど必要ありませんでした。DIP パッケージは、内部の集積回路に比べてまだ大きかった。20 世紀末までに、表面実装パッケージにより、システムのサイズと重量をさらに削減することが可能になりました。DIP チップは、挿入して使用するのが簡単なため、ブレッドボードでの回路プロトタイプに今でも人気があります。
DIP（ディープインターフェースパッケージ）は、1970年代から1980年代にかけてマイクロエレクトロニクス業界の主流でした。21世紀最初の10年間は、プラスチックリード付きチップキャリア（PLCC）や小型アウトライン集積回路（SOIC）といった新しい表面実装技術（SMT）パッケージの登場により、DIPの使用は減少しましたが、1990年代には広く使用され続け、現在でも使用されています。最新のチップの中には表面実装パッケージのみでしか入手できないものもあるため、多くの企業が、これらの表面実装デバイス（SMD）をスルーホールブレッドボードやはんだ付けされたプロトタイプボード（ストリップボードやパーフボードなど）でDIPデバイスのように使用できる各種プロトタイピングアダプタを販売しています。（SMTは、一般的にプロトタイピングにおいて大きな問題、少なくとも不便をもたらす可能性があります。SMTの大量生産における利点のほとんどは、プロトタイピングにおいては困難となるからです。）
EPROMやGALなどのプログラマブルデバイスでは、DIPパッケージは外部プログラミング回路との連携が容易であることから、長年にわたり広く利用されてきました（つまり、DIPパッケージはプログラミングデバイスのソケットに差し込むだけで済みました）。しかし、現在ではインシステムプログラミング（ISP）技術が主流となり、DIPパッケージのこの利点も急速に重要性を失いつつあります。
1990年代までは、リード線数が20本未満のデバイスは、新しいパッケージ形式に加えて、DIPパッケージ形式で製造されることが一般的でした。しかし、2000年頃からは、新しいデバイスはDIPパッケージ形式で入手できなくなることが多くなっています。
DIPパッケージは、スルーホールはんだ付けまたはソケットへの実装のいずれかで取り付けることができます。ソケットを使用すると、デバイスの交換が容易になり、はんだ付け時の過熱による損傷のリスクがなくなります。一般的に、ソケットは高価または大型のICに使用され、IC自体のコストはソケットのコストよりもはるかに高額でした。テスト装置やEPROMプログラマなど、デバイスの抜き差しが頻繁に行われる箇所では、挿入力がゼロのソケットが使用されました。
DIPパッケージは、教育、設計開発、またはデバイステストのための仮の実装方法であるブレッドボードでも使用されます。一部の愛好家は、一点ものの製作や恒久的なプロトタイプ作成のために、 DIPパッケージを用いたポイントツーポイント配線を使用しており、この方法で物理的に反転させたときの見た目から、この方法は「デッドバグスタイル」という非公式な名称で呼ばれています。
ICチップを内蔵するDIPの筐体（ハウジング）は、通常、成形プラスチックまたはセラミックで作られています。セラミックハウジングの気密性は、極めて高い信頼性が求められるデバイスに適しています。しかし、DIPの大部分は、エポキシ樹脂成形コンパウンドを加熱し、加圧下でデバイスを封入する熱硬化性樹脂成形プロセスによって製造されています。樹脂の硬化サイクルは通常2分未満で、1回のサイクルで数百個のデバイスを製造できます。
リードは、パッケージの長い方の側面から継ぎ目に沿って、パッケージの上面と下面に平行に出て、約 90 度 (またはそれよりわずかに小さい角度で、パッケージ本体の中心線からわずかに外側に傾いたまま) 下向きに曲げられます。 (SOIC は、典型的な DIP に最もよく似た SMT パッケージで、サイズスケールに関係なく、基本的に同じように見えますが、リードは下向きに曲げられた後、同じ角度で再び上向きに曲げられ、パッケージの下面と平行になります。) セラミック (CERDIP) パッケージでは、エポキシまたはグラウトを使用して 2 つの半分を気密にシールし、内部のICダイを保護するために空気と湿気を遮断するシールを提供します。プラスチック DIP (PDIP) パッケージは通常、リードの周りのプラスチックの半分を融着または接着してシールしますが、プラスチック自体が通常多少湿気に浸透するため、このプロセスでは周囲のすべての点でリードとプラスチックの間に良好な微細なシールを保証することができないため、高い気密性は達成されません。しかし、通常は汚染物質の侵入を十分に防ぐことができるため、適切な管理下で管理された環境下であれば、この装置は数十年にわたって安定して動作する。
パッケージ内部では、下半分にリード線が埋め込まれており、パッケージの中央にはICダイが固定される長方形の空間（チャンバーまたは空洞）があります。パッケージのリード線は、外周に沿って出ている位置から、ダイを囲む長方形の外周に沿った点まで、パッケージ内部を斜めに伸びており、ダイ上では細く尖った接点となっています。肉眼ではほとんど見えないほど極細のボンドワイヤが、これらのダイ外周接点とダイ上のボンドパッドの間に溶接され、各リード線をボンドパッドに接続し、マイクロ回路と外部DIPリード線との最終的な接続を確立します。ボンドワイヤは通常、張力はかけられておらず、材料の熱膨張と収縮に対応できるようわずかに上向きにループしています。ボンドワイヤが1本でも断線または脱落すると、IC全体が使用不能になる可能性があります。パッケージの上部は、ボンドワイヤを押しつぶすことなく、この繊細な構造全体を覆い、異物による汚染から保護します。
通常、パッケージの上部には、製造元と種類、製造年月日（通常は年と週の数字）、製造場所、その他の企業秘密情報（改訂番号、製造工場コード、ステップIDコードなど）を識別するために、会社のロゴ、英数字コード、場合によっては文字が印刷されています。
ダイの外周からパッケージの外周2列まで、すべてのリードを基本的に放射状に単一平面上に配置する必要があることが、リード数の多いDIPパッケージでリード列間の間隔を広くする必要がある主な理由であり、結果として実用的なDIPパッケージが持つことができるリード数を制限しています。ボンドパッドが多数ある非常に小さなダイ（例えば、インバータが15個搭載され、32本のリードを必要とするチップ）であっても、内部に放射リードを収容するためには、より幅の広いDIPが必要になります。これが、PGAなどの4面多列パッケージが導入された理由の一つです（1980年代初頭頃）。
大型のDIPパッケージ（例えば、 Motorola 68000 CPUに使用されているDIP64など）は、パッケージ内部のピンとダイ間のリード線が長いため、高速デバイスには適していません。
DIPデバイスの中には、構造が大きく異なるものもあります。これらの多くは、成形プラスチック製の筐体と、パッケージの底部から直接伸びる直線状のリード線を備えています。特にLEDディスプレイなどでは、筐体は通常、底部/背面が開いた中空のプラスチック製ボックスで、内部の電子部品の周囲に半透明の硬質エポキシ樹脂が充填されており、そこからリード線が出ています。DIPスイッチなどの他のタイプは、2つ（またはそれ以上）のプラスチック製筐体部品が、接点と小さな機械部品の周囲でスナップ式、溶接式、または接着式で接合されており、リード線はプラスチックに成形された穴や切り欠きから出ています。
ICにはいくつかのDIPパッケージのバリエーションが存在し、主にパッケージ材料によって区別される。
EPROMは、チップダイの上に透明な石英の円形窓を設けたセラミックDIPパッケージで販売されていました。この窓によって、紫外線で部品を消去することが可能でした。多くの場合、同じチップは、より安価な窓なしPDIPまたはCERDIPパッケージで、ワンタイムプログラマブル（OTP）バージョンとしても販売されていました。窓付きおよび窓なしパッケージは、EPROMメモリを搭載したマイクロコントローラやその他のデバイスにも使用されていました。窓付きCERDIPパッケージのEPROMは、初期のIBM PC互換機のBIOS ROMに多く使用され、窓には粘着ラベルが貼られており、周囲光への曝露による意図しない消去を防いでいました。
成形プラスチックDIPはセラミックパッケージよりもはるかに低コストです。1979年の調査では、プラスチック14ピンDIPのコストは約0.063米ドル、セラミックパッケージのコストは0.82米ドルでした。[ 7 ]
シングルインラインパッケージ（SIPまたはSILパッケージ）[ 8 ]は、接続ピンが1列あります。DIPほど普及していませんが、RAMチップや共通ピンを持つ複数の抵抗器のパッケージングに使用されています。DIPの最大ピン数が64であるのに対し、SIPの最大ピン数は24で、パッケージコストも低くなっています。[ 9 ]
シングルインラインパッケージのバリエーションの一つとして、リードフレームの一部をヒートシンクタブとして利用するものがあります。このマルチリード電源パッケージは、例えばオーディオパワーアンプなどの用途に適しています。
QIP （QILパッケージとも呼ばれる）は、DILパッケージと同じ寸法ですが、両側のリード線が交互にジグザグ状に曲げられており、4列のはんだパッド（DILでは2列）を収容できるようになっています。QIL設計では、パッケージサイズを大きくすることなく、はんだパッド間の間隔を広げています。その理由は2つあります。
JEDEC規格に準拠した一般的なDIPパッケージでは、リード間隔（リードピッチ）は0.1インチ（2.54 mm）（JEDEC MS-001BA）です。行間隔はリード数によって異なり、0.3インチ（7.62 mm）（JEDEC MS-001）または0.6インチ（15.24 mm）（JEDEC MS-011）が最も一般的です。あまり一般的ではない標準化された行間隔には、0.4インチ（10.16 mm）（JEDEC MS-010）および0.9インチ（22.86 mm）のほか、0.07インチ（1.778 mm）のリードピッチで0.3インチ、0.6インチ、または0.75インチの行間隔があります。
旧ソ連と東側諸国は同様のパッケージを使用していたが、ピン間の間隔はメートル法で0.1インチ（2.54 mm） ではなく2.5 mmであった。
リードの数は常に偶数です。0.3 インチ幅の列の場合、一般的なリード数は8、14、16、20本ですが、4、6、18、24、28本はあまり一般的ではありません。リードの数を偶数にするには一部の DIP パッケージには、内部チップへの未使用の未接続 (NC) [注 1 ] リードがあったり、重複していたりします (例: 2 つのグランド ピン)。0.6インチ行の場合、一般的なリード数は 24、28、32、40 です。あまり一般的ではないリード数は 36、42、48、52、64 です。0.9 インチ行の場合、一般的なリード数は 50 と 64 です。Motorola 68000やZilog Z180などの一部のマイクロプロセッサでは、64 のリード数が使用されていました。これは通常、DIP パッケージの最大リード数です。[ 10 ]
図に示すように、リード線はピン1から順に番号が振られています。パッケージの識別用切り欠きが上側にある場合、ピン1はデバイスの左上隅になります。ピン1は、くぼみや塗装されたドットマークで識別される場合もあります。
例えば、切り欠きが上部にある14リードのDIPパッケージの場合、左側のリード線は上から下へ1から7まで番号が振られ、右側のリード線は下から上へ8から14まで番号が振られます。
一部のDIPデバイス（セグメントLEDディスプレイ、リレー、またはリード線の代わりに放熱フィンを備えたデバイスなど）では、リード線が省略されています。残りのリード線は、すべての位置にリード線があるかのように番号が付けられています。
この切り欠きは、パッケージの向きを人間が視覚的に識別できるようにするだけでなく、自動チップ挿入装置が機械的なセンシングによってチップの正しい向きを確認できるようにする。
SOIC （Small Outline IC）は、現在、特に家電製品やパーソナルコンピュータで非常に人気のある表面実装パッケージで、基本的には標準ICであるPDIPを小型化したものです。SMTデバイスとなる根本的な違いは、リード線をプラスチックハウジングの底面と平行になるように2度曲げている点です。SOJ（Small Outline J-lead）や、名前に「SOP」（Small Outline Packageの略）が含まれるその他のSMTパッケージは、その祖先であるDIPのさらに近縁種とみなすことができます。SOICパッケージのピッチはDIPの半分程度で、SOPはさらにその半分、つまりDIPの4分の1程度です（それぞれ0.1インチ/2.54mm、0.05インチ/1.27mm、0.025インチ/0.635mm ）。
ピングリッドアレイ（PGA）パッケージは、DIPパッケージから発展したものと考えることができます。ほとんどのDIPパッケージと同じ0.1インチ（2.54mm ）のピン間隔を持つPGAパッケージは、1980年代前半から中頃、そして1990年代にかけてマイクロプロセッサで広く使用されました。Intel 80286からP5 Pentiumプロセッサを搭載したパーソナルコンピュータのユーザーは、マザーボード上のZIFソケットに挿入されることが多かったこれらのPGAパッケージに最も馴染みがあるかもしれません。両者の類似性から、PGAソケットは一部のDIPデバイスと物理的に互換性がある場合もありますが、その逆は稀です。
この記事は、連邦規格1037C（一般調達局）からのパブリックドメイン資料を組み込んでいます。 2022年1月22日にオリジナルからアーカイブされました。