Loading article…
Alpha 21464は、 Digital Equipment Corporationが開発し、後にDigital を買収したCompaqが開発したAlpha命令セットアーキテクチャ(ISA)を実装した未完成のマイクロプロセッサです。このマイクロプロセッサはEV8 (コードネームAraña )とも呼ばれていました。2004 年のリリースが予定されていましたが、Compaq が 2004 年までに Alpha を段階的に廃止しItaniumに移行すると発表した 2001 年 6 月 25 日にキャンセルされました。キャンセルされた時点で、Alpha 21464 は開発の後期段階にあり、テープアウトされていませんでした。[1] [2]
21464 の起源は、1990 年代半ばにコンピュータ科学者のジョエル エマーがワシントン大学のディーン タルセンの同時マルチスレッド(SMT)の研究に触発されたことに遡ります。エマーは 1990 年代後半にこの技術を研究し、その価値を確信してからはそれを推進し始めました。コンパックは、1999 年 10 月の Microprocessor Forum 1999 で、次期 Alpha マイクロプロセッサが SMT を使用すると発表した。[3]当時、Alpha 21464 を使用するシステムは 2003 年に出荷されると予想されていました。[3]
説明
このマイクロプロセッサは、アウトオブオーダー実行、4ウェイSMT、ディープパイプラインを備えた8命令スーパースカラー設計でした。64KBの2ウェイセットアソシエイティブ命令キャッシュから16個の命令をフェッチします。次に、分岐予測器が「適切な」命令を選択し、それらをコラプシングバッファに入力します。(これにより、実行される分岐密度に応じて、1サイクルあたり最大16個の命令のフェッチ帯域幅が可能になりました。)フロントエンドは、以前のAlpha実装よりも大幅に多くのステージを持ち、その結果、21464では、最小14サイクルの分岐予測ミスペナルティが大幅に軽減されました。 [1]このマイクロプロセッサは、これらのコストのかかるペナルティを最小限に抑えるために、 高度な分岐予測アルゴリズムを使用しました。
SMT を実装するには、プログラム カウンタなどの特定のリソースを複製する必要がありました。1 つのプログラム カウンタの代わりに、スレッドごとに 1 つずつ、合計 4 つのプログラム カウンタがありました。ただし、フロントエンドの後のロジックは、SMT サポートのために拡張する必要はほとんどありませんでした。レジスタ ファイルには 512 個のエントリが含まれていましたが、そのサイズは SMT ではなく、実行中の命令の最大数によって決まりました。レジスタ ファイルへのアクセスには、回路の物理的なサイズのため、3 つのパイプライン ステージが必要でした。4 つのスレッドから最大 8 つの命令を、サイクルごとに 8 つの整数実行ユニットと 4 つの浮動小数点実行ユニットにディスパッチできました。21464 には、デュアル ポートをサポートするために 8 つのバンクに編成された 64 KB のデータ キャッシュ (Dcache) がありました。これは、オンダイの 3 MB、6 ウェイ セットアソシエイティブ統合セカンダリ キャッシュ (Scache) によってバックアップされていました。
整数実行ユニットは、レジスタ キャッシュという新しい構造を利用しました。レジスタ キャッシュは、3 ティックのレジスタ ファイル レイテンシを軽減することを目的としていたのではなく (一部のレポートで主張されているように)、オペランド バイパス管理の複雑さを軽減することを目的としていました。レジスタ キャッシュには、前の N サイクルで ALU とロード パイプによって生成されたすべての結果が保持されていました (N は 8 程度でした)。レジスタ キャッシュ構造は、以前のプロセッサが分散マルチプレクサとして実装していたものをアーキテクチャ的に再ラベル付けしたものです。
システム インターフェイスはAlpha 21364と類似していました。10 個のRDRAMチャネルを提供する統合メモリ コントローラがありました。マルチプロセッシングは他の 21464 へのリンクを提供するルーターによって実現され、グルー ロジックなしで512 ウェイマルチプロセッシングをアーキテクチャ的にサポートしていました。
このデバイスは、7層の銅配線、部分的に空乏化したシリコン・オン・インシュレータ（PD-SOI）、低誘電率絶縁膜を備えた0.125 μm（0.13 μmと呼ばれることもある）の相補型金属酸化膜半導体（CMOS）プロセスで実装される予定だった。トランジスタ数は2億5000万個、ダイサイズは420 mm 2と推定された。[2] [4]
タランチュラ
Tarantula は、検討中の Alpha アーキテクチャの拡張のコード名であり、前述の拡張を実装した Alpha 21464 の派生製品でした。これは開発中であり、実装作業が開始される前、および 21464 が完成する前にキャンセルされました。この拡張は、Alpha にベクトル処理機能を提供するためのものでした。32 個の 64 x 128 ビット (8,192 ビットまたは 1 KB) ベクトル レジスタ、約 50 個のベクトル命令、およびベクトル レジスタとの間でデータを移動するための不特定の数の命令が指定されました。他の EV8 の後継候補には、2 つの EV8 コアと 4.0 GHz の動作周波数を備えたマルチコア設計が含まれていました。 [要出典]
注記
- ^ ab Seznec et al. 2002
- ^ ab プレストン他 2002
- ^ ディフェンドルフ 1999
- ^ エマー 1999
参考文献
- Diefendorff, Keith (1999 年 12 月 6 日)。「Compaq が Alpha に SMT を選択: 同時マルチスレッドにより命令レベルとスレッド レベルの並列処理を活用」。マイクロプロセッサ レポート。13 (16) 。ISSN 0899-9341。
- Emer, Joel (1999)。同時マルチスレッド: Alpha パフォーマンスの増強。マイクロプロセッサ フォーラム 1999 の議事録。CiteSeerX 10.1.1.467.2597 。
- エスパサ、R.アルダナズ、F.エマー、J.フェリックス、S.ガゴ、J.グラムント、R.ヘルナンデス、I。フアン、T.ラウニー、G.マティーナ、M.セズネック、A. (2002)。 「タランチュラ: アルファ アーキテクチャのベクター拡張機能」。コンピュータ アーキテクチャに関する第 29 回 IEEE-ACM 国際シンポジウムの議事録。 IEEE。 281–292ページ。土井：10.1109/ISCA.2002.1003586。ISBN 978-0-7695-1605-9. S2CID 11487071。
- Preston, RP; Badeau, RW; Bailey, DW; Bell, SL; Biro, LL; Bowhill, WJ; Dever, DE; Felix, S.; Gammack, R.; Germini, V.; Gowan, MK; Gronowski, P.; Jackson, DB; Mehta, S.; Morton, SV; Pickholtz, JD; Reilly, MH; Smith, MJ (2002)。「同時マルチスレッド機能を備えた 8 ワイド スーパースケーラ RISC マイクロプロセッサの設計」。2002 IEEE 国際固体回路会議。pp. 266–500。doi : 10.1109 / ISSCC.2002.993068。ISBN 978-0-7803-7335-8. S2CID 44580305。
- Seznec, A.; Felix, S.; Krishnan, V.; Sazeides, Y. (2002) 「Alpha EV8 条件分岐予測器の設計トレードオフ」第 29 回 IEEE-ACM 国際コンピュータ アーキテクチャ シンポジウム議事録。IEEE。pp. 295–306。doi :10.1109 / ISCA.2002.1003587。ISBN 978-0-7695-1605-9. S2CID 65324。
さらに読む
- 「Alpha 21464 は 2003 年に 1.7 GHz を目標としています」。マイクロプロセッサ レポート。13 (16)。1999 年 12 月 6 日。ISSN 0899-9341 。