R2000マイクロプロセッサ

R2000は、MIPS Computer Systemsが開発した32ビットマイクロプロセッサチップセットで、 MIPS I命令セットアーキテクチャ（ISA）を実装しています。1986年5月に発表されたR2000は、 IBM RT PCに次ぐ、RISCアーキテクチャの最初の商用実装の1つでした。^{[ 1 ]} R2000は、Digital Equipment Corporation（DEC）のVAXミニコンピュータや、Motorola 68020、Intel Corporation 80386マイクロプロセッサと競合しました。R2000のユーザーには、Ardent Computer、DEC、Silicon Graphics、Northern Telecom、MIPS独自のUnixワークステーションなどがありました。R2000の「最初の確認済み顧客」はPrime Computerでした。^{[ 2 ]}

このチップセットは、R2000マイクロプロセッサ、R2010浮動小数点アクセラレータ、および4つのR2020ライトバッファチップで構成されていました。コアとなるR2000チップは、シンプルな短いパイプラインですべての非浮動小数点命令を実行しました。このチップは、直接インデックス方式と1サイクル読み出しレイテンシで構成された高速標準SRAMチップからなる外部コードキャッシュとデータキャッシュも制御していました。R2000チップには、仮想メモリアドレスをマッピングするための小さな変換ルックアサイドバッファが含まれていました。R2010チップは、浮動小数点レジスタ、浮動小数点データパス、およびそれらのより長いシンプルなパイプラインを保持していました。メインメモリDRAMへの書き込みは完了までに数サイクルを要しましたが、R2020チップは最大4つの保留中のメインメモリへの書き込みをキューに入れて完了させたため、R2000コアは停止することなく処理を続行できました。キャッシュミスがない場合、このチップセットはALUサイクルあたり1命令の命令完了率を維持しました。これは、当時1命令あたり数サイクルを要していた非RISCマイクロプロセッサよりも効率的でした。初期の R2000A は 12.5 MHz で動作し、毎秒 8 ～ 10 万整数命令 (MIPS)、または毎秒 90 万浮動小数点演算 (MFLOPS) を提供し、1987 年のSGI IRIS 4D や 1988 年のDECstation 2100 ワークステーションなどに搭載されました。^{[ 3 ] [ 4 ]} 1986 年にも同様の技術が Sun の最初のSPARCマイクロプロセッサ、Hewlett Packardの最初のPA-RISCマイクロプロセッサ、開発者向けに出荷された最初のAcorn RISC Machine (ARM)評価キットに採用されました。^{[ 5 ]}

全体的な速度は、キャッシュサイズとキャッシュサイクル時間によって制限されていた。R2000チップセットとSRAMは、当初はキャッシュバスのタイミングを良好に保つため、回路基板としてのみ販売されていた。1987年、システムメーカーは、このチップセットを独自の新しい基板設計に採用し始めた。

R2000は8.3MHz、12.5MHz、15MHz のグレードで提供されました。ダイには11万個のトランジスタが搭載され、2.0μmダブルメタルCMOSプロセスで80mm2の寸法でした。MIPSはファブレス半導体 企業^であり、集積回路を製造する能力を持っていませんでした。このチップセットは当初、MIPS向けにSierra Semiconductorと東芝によって製造されました。1987年12月、MIPSはIntegrated Device Technology、LSI Logic、Performance SemiconductorにもR2000の製造と販売のライセンスを供与しました。Sierraと東芝は引き続きファウンドリとして機能しました。 

LSIは2.0μmダブルメタルCMOSプロセスでこのチップセットを製造し 、LR2000として販売した。パフォーマンス・セミコンダクターはPACE-I 0.8μm ダブルメタルCMOSプロセスでこのチップセットを製造し、PR2000として販売した。

1988年には改良版のR2000Aが発表された。これはR2000AとR2010AのICで構成され、12.5MHzと16.67MHzで動作した。プリンタコントローラなどの組み込み アプリケーションで広く使用されている。

1988年には、R2000の後継機種としてR3000が登場した。R3000は、全体的なシステム設計はR2000と似ていたものの、チップの実装速度が向上していた。

• ファーバー、スティーブン・ボー（1989）。VLSI RISCアーキテクチャと組織。p.  132。CRC Press。