非同期回路

同期論理回路では、電子発振器がクロック信号と呼ばれる等間隔のパルスの繰り返し列を生成します。クロック信号はICのすべてのコンポーネントに供給されます。フリップフロップはクロックパルスのエッジによってトリガーされたときにのみ反転するため、回路全体の論理信号の変化は同時に、かつ一定の間隔で始まります。回路内のすべてのメモリ要素の出力は、回路の状態と呼ばれます。同期回路の状態はクロックパルスでのみ変化します。信号の変化が回路の組み合わせ論理ゲートを伝搬するには一定の時間が必要です。この時間は伝搬遅延と呼ばれます。

2021年現在現代の同期ICのタイミング制御には、多大なエンジニアリング努力と高度な設計自動化ツールが必要となる。^{[ 6 ]}設計者は、クロックの到着に誤りがないことを保証しなければならない。IC（ ASICなど）のサイズと複雑さが増大し続けるにつれ、これは困難な課題となっている。^{[ 6 ]}大規模な回路では、クロック分配ネットワークを介して送信された信号が、異なる部分で異なる時間に到達することがよくある。^{[ 6 ]}この問題は「クロックスキュー」として広く知られている。^{[ 6 ] [ 7 ] : xiv}

クロックの最大レートは、伝搬遅延が最も長い論理パス（クリティカルパスと呼ばれる）によって制限されます。そのため、高速に動作する可能性のあるパスは、ほとんどの場合アイドル状態になります。広範囲に分散されたクロックネットワークは多くの有効電力を消費し、回路が入力を受け取っているかどうかにかかわらず動作する必要があります。^{[ 6 ]}このような複雑さのため、同期回路では、テストとデバッグに開発時間の半分以上を費やします。^{[ 6 ]}

非同期回路はグローバルクロックを必要とせず、入力が変化するとすぐに回路の状態が変化する。ローカル機能ブロックは引き続き使用できるが、クロックスキューの問題は依然として許容できる。^{[ 7 ]： xiv [ 3 ]： 4}

非同期回路は入力処理を開始するためにクロックパルスを待つ必要がないため、より高速に動作できる。その速度は理論的には論理ゲートやその他の要素の伝搬遅延によってのみ制限される。 ^{[ 7 ]： xiv}

しかし、非同期回路は設計がより難しく、同期回路にはない問題が生じやすい。これは、非同期回路の状態がゲートへの入力の相対的な到着時間に敏感であるためである。2つの入力の遷移がほぼ同時に到着した場合、ゲートの伝搬遅延のわずかな違いによって回路が誤った状態になる可能性がある。これを競合状態と呼ぶ。同期回路では、競合状態は同期システムの外部からの入力（非同期入力と呼ばれる）によってのみ発生するため、この問題はそれほど深刻ではない。

完全非同期型のデジタルシステムもいくつか構築されているが（下記参照）、今日では非同期回路は、信号処理回路など、速度が特に重要な同期システムのごく一部の重要な部分で一般的に使用されている。

非同期ロジックとは、非同期デジタルシステムの設計に必要なロジックのことです。これらのシステムはクロック信号なしで動作するため、個々のロジック要素が常に明確な真偽状態を持つとは限りません。ブール（2値）ロジックではこの要件を満たせないため、拡張が必要となります。

1984 年以来、Vadim O. Vasyukevich は、venjunction (非同期演算子 " x ∠ y " は「バックグラウンドyでxを切り替える」または「y のときにxならば」を表す) とsequintion (優先順位記号 " x _i ≻ x _j " および " x _i ≺ x _j " を使用) と呼ばれる新しい論理演算に基づくアプローチを開発しました。これは、要素の現在の値だけでなく、その履歴も考慮に入れています。^{[ 11 ] [ 12 ] [ 13 ] [ 14 ] [ 15 ]}

カール・M・ファントは、2005年の著書『論理的に決定された設計』の中で、ヌルと中間値を追加値とする4値論理を用いた非同期論理の異なる理論的扱いを開発した。このアーキテクチャは準遅延不感性であるため重要である。^{[ 16 ] [ 17 ]}スコット・C・スミスとジア・ディは、マルチスレッショルドCMOSを組み込んだファントのヌル規約論理の超低消費電力版を開発した。^{[ 18 ]}この版はマルチスレッショルドヌル規約論理（MTNCL）またはスリープ規約論理（SCL）と呼ばれている。^{[ 19 ]}

ペトリネットは、非同期回路の推論のための魅力的で強力なモデルです（並行性の後続モデルを参照）。特に有用なタイプの解釈型ペトリネットである信号遷移グラフ（STG）は、1985年にレオニード・ローゼンブラムとアレックス・ヤコブレフ^{[ 20 ]}、およびタムアン・チュー^{[ 21 ]}によって独立に提案されました。それ以来、STGは理論と実践の両面で広く研究され^{[ 22 ] [ 23 ] 、ペトリファイ[ 24 ]やワーククラフト[ 25 ]}などの非同期制御回路の解析と合成のための人気のあるソフトウェアツールの開発につながりました。

ペトリネット以降、アクターモデルやプロセス計算など、非同期回路をモデル化できる他の並行性モデルが開発されてきた。

広く使われているプロトコルファミリーは2種類あり、通信の符号化方法が異なる。

• 2フェーズハンドシェイク（2フェーズプロトコル、非ゼロ復帰（NRZ）符号化、または遷移シグナリングとも呼ばれる）：通信はワイヤの遷移によって表されます。0から1への遷移と1から0への遷移はどちらも通信としてカウントされます。
• 4フェーズハンドシェイク（4フェーズプロトコル、またはリターントゥゼロ（RZ）エンコーディングとも呼ばれる）：通信はワイヤ遷移とそれに続くリセットによって表されます。0から1への遷移シーケンスと0への遷移シーケンスは、1つの通信としてカウントされます。

4フェーズプロトコルを実装する回路は、通信ごとに遷移回数が増えるにもかかわらず、信号線が各通信の終了時に元の状態に戻るため、通常は2フェーズプロトコルよりも高速かつシンプルです。2フェーズプロトコルでは、回路実装において信号線の状態を内部的に保存する必要があります。

これらの基本的な区別だけでは、プロトコルの多様性を説明できないことに注意してください。これらのプロトコルは、要求と確認応答のみをエンコードする場合もあれば、データもエンコードする場合もあり、後者は一般的なマルチワイヤデータエンコーディングにつながります。その他にも、要求と確認応答に単一のワイヤを使用する、複数の重要な電圧を使用する、パルスのみを使用する、またはラッチを解消するためにタイミングのバランスを取るなど、あまり一般的ではない多くのプロトコルが提案されています。

非同期回路では、バンドルデータエンコーディングとマルチレールエンコーディングという2つの広く使われているデータエンコーディングがあります。

データをエンコードするもう一つの一般的な方法は、複数のワイヤを使用して1桁の数字をエンコードすることです。この場合、値はイベントが発生したワイヤによって決定されます。これにより、要求とデータが分離されなくなるため、バンドルデータエンコードで必要となる遅延に関する仮定の一部を回避できます。

バンドルデータエンコーディング

バンドルデータ符号化では、要求信号と確認信号を含むデータビットごとに1本のワイヤを使用します。これは、クロックエッジで遷移が発生するという制約がない同期回路で使用される符号化方式と同じです。要求信号と確認信号は、上記のいずれかのプロトコルを使用して別々のワイヤで送信されます。これらの回路は通常、計算が完了するのに十分な時間だけ完了信号が遅延される、有限遅延モデルを前提としています。

実際の運用では、送信側はリクエストによってデータの可用性と有効性を通知します。受信側は確認応答によって処理完了を通知し、新たなリクエストを処理できる状態であることを示します。つまり、リクエストはデータとバンドルされているため、「バンドルデータ」と呼ばれます。

バンドルデータ回路は、2フェーズプロトコルであろうと4フェーズプロトコルであろうと、マイクロパイプラインと呼ばれることが多い。ただし、この用語は元々2フェーズバンドルデータのために導入されたものである。

マルチレールエンコーディング

マルチレール符号化では、ビットとワイヤが1対1の関係にならず、複数のワイヤと個別の確認信号を使用します。データの可用性は、バンドルデータ符号化のように要求信号ではなく、1つ以上のデータワイヤ（マルチレール符号化の種類によって異なります）の遷移自体によって示されます。これにより、データ通信が遅延に影響されないという利点が得られます。一般的なマルチレール符号化には、ワンホットとデュアルレールがあります。ワンホット（1-of-nとも呼ばれる）符号化は、n本のワイヤのうちの1本で通信を行い、n進数の数値を表します。デュアルレール符号化は、データの各ビットを表すためにワイヤのペアを使用するため、「デュアルレール」と呼ばれます。ペアの一方のワイヤはビット値0を表し、もう一方のワイヤはビット値1を表します。たとえば、デュアルレールでエンコードされた2ビットの数値は、2組のワイヤで表され、合計4本のワイヤになります。データ通信中は、各ペアのワイヤの1つで通信が行われ、データのビットを示します。一般的には、${\displaystyle \times }$nエンコーディングは、データを基数nのmワードとして表現します。

数々の困難にもかかわらず、多くの非同期CPUが開発されてきた。

1951年のORDVACはENIACの後継機であり、史上初の非同期コンピュータであった。^{[ 37 ] [ 38 ]}

ILLIAC IIは、史上初の完全非同期かつ速度に依存しないプロセッサ設計であり、当時最も強力なコンピュータでした。^{[ 37 ]}

DEC PDP-16レジスタ転送モジュール（1973年頃）を用いることで、実験者は非同期の16ビット処理要素を構築することができた。各モジュールの遅延時間は固定されており、モジュールの最悪ケースのタイミングに基づいていた。

1980年代半ば以降、Caltechは非同期回路の性能とエネルギー効率を評価するために4つの非商用CPUを設計した。^{[ 39 ] [ 40 ]}

カリフォルニア工科大学非同期マイクロプロセッサ（CAM）

1988年、Caltech非同期マイクロプロセッサ（CAM）は、Caltechが開発した初の非同期準遅延不感（QDI）マイクロプロセッサでした。 ^{[ 39 ] [ 41 ]}このプロセッサは16ビット幅のRISC ISAと、独立した命令メモリとデータメモリを備えていました。^{[ 39 ]} MOSIS社が製造し、DARPAの資金提供を受けました。このプロジェクトは、海軍研究局、陸軍研究局、および空軍科学研究局の監督下で行われました。^{[ 39 ] : 12}

デモンストレーションでは、研究者たちは単純なプログラムをロードし、それをタイトなループで実行させ、各命令の後に出力ラインの1つをパルス状に出力させた。この出力ラインはオシロスコープに接続されていた。チップの上に熱いコーヒーカップを置くと、加熱されたトランジスタの性能低下に合わせて、パルスレート（実効的な「クロックレート」）は自然に低下した。液体窒素をチップに注ぐと、追加の操作なしに命令レートが急上昇した。さらに、低温では、チップに供給される電圧を安全に上げることができたため、追加の設定なしに命令レートも向上した。

ガリウムヒ素（HGaAs）に実装すると₃ ) 100MIPSを達成したと主張された。 ^{[ 39 ]： 5}全体として、この研究論文は、CAMの結果として得られた性能は、当時入手可能だった市販の代替品と比較して優れていると解釈した。 ^{[ 39 ]： 5}

MiniMIPS

1998年に、実験的な非同期MIPS IベースのマイクロコントローラであるMiniMIPSが開発されました。SPICEによる予測性能は3.3Vで約280MIPSでしたが、実装にはレイアウト上のいくつかのミス（人為的ミス）があり、実際の性能は約40%低下しました（表を参照）。^{[ 39 ]： 5}

ルトニウム8051

2003年に製造されたこのマイクロコントローラは、エネルギー効率を考慮して設計された準遅延非感受性非同期マイクロコントローラでした。^{[ 40 ] [ 39 ]： 9}マイクロコントローラの実装はハーバードアーキテクチャに従っていました。^{[ 40 ]}

2004年、エプソンは世界初の曲げ可能なマイクロプロセッサであるACT11（8ビット非同期チップ）を製造した。^{[ 42 ] [ 43 ] [ 44 ] [ 45 ] [ 46 ]}同期フレキシブルプロセッサは、チップの製造に使用される材料を曲げると、さまざまなトランジスタの遅延に予測不可能な大きな変動が生じるため、あらゆる場所で最悪のシナリオを想定し、すべてを最悪の速度でクロックする必要があるため、速度が遅くなる。このプロセッサはスマートカードでの使用を想定しており、スマートカードのチップは現在、完全に剛性を保つことができるほど小さいサイズに制限されている。

2014年、IBMはSyNAPSEで開発された非同期動作のチップを発表した。このチップは、これまでに製造されたどのチップよりもトランジスタ数が多い。IBMのチップは、パターン認識ベンチマークにおいて、従来のコンピューティングシステムよりも桁違いに少ない電力を消費する。^{[ 47 ]}

• ORDVACと（同一の）ILLIAC I（1951）^{[ 37 ] [ 38 ]}
• ジョニアック(1953) ^{[ 48 ]}
• ワイザック（1955年）
• キエフ（1958年）は、PL/1言語よりもずっと早くポインタを使用したプログラミング言語を使用するソビエト機械である^{[ 49 ]。}
• ILLIAC II (1962) ^{[ 37 ]}
• マンチェスターのビクトリア大学がアトラスを建設した（1964年）。
• ICL 1906Aおよび1906Sメインフレームコンピュータは、1900シリーズの一部であり、1964年から10年以上にわたりICLによって販売されました^{[ 50 ]。}
• ポーランド製コンピュータKAR-65 および K-202 (それぞれ1965年および1970年)
• Honeywell CPU 6180 (1972) ^{[ 51 ]}および Series 60 Level 68 (1981) ^{[ 52 ] [ 53 ]}上でMultics が非同期的に動作した。
• ソ連のビットスライスマイクロプロセッサモジュール（1970年代後半）^{[ 54 ] [ 55 ]は、К587 [ 56 ]} 、 К588 ^{[ 57 ]}、К1883（東ドイツではU83x）^{[ 58 ]}として製造された。
• カルテック非同期マイクロプロセッサ、世界初の非同期マイクロプロセッサ（1988年）^{[ 39 ] [ 41 ]}
• ARM - AMULET実装（1993年および2000年）
• MIPS R3000の非同期実装、通称MiniMIPS（1998年）
• XAPプロセッサのいくつかのバージョンでは、異なる非同期設計スタイルが試されました。バンドルデータXAP、1/4 XAP、および1/2（デュアルレール）XAP（2003年？）^{[ 59 ]}
• ZC Yu、 SB Furber、LA Planaによって設計されたARM互換プロセッサ（2003年？） 。「セキュリティに敏感なアプリケーション向けの非同期設計の利点を探求するために特別に設計された」 ^{[ 59 ]}
• SAMIPS (2003) は、MIPS R3000 プロセッサの合成可能な非同期実装です^{[ 60 ] [ 61 ]}
• MIPSアーキテクチャ命令セットのサブセットを実行する「ネットワークベース非同期アーキテクチャ」プロセッサ（2005年）^{[ 59 ]}
• Handshake Solutions社製 ARM996HSプロセッサ（2006年）
• Handshake Solutions製のHT80C51プロセッサ（2007年？）^{[ 62 ]}
• Vortexは、Intelのロード/ストアアーキテクチャを備えたスーパースカラ汎用CPU （2007年）です。 ^{[ 63 ]}これはFulcrum Microsystemテストチップ2として開発され、一部のコンポーネントを除いて商用化されませんでした。このチップにはDDR SDRAMと、Nexusシステムオンチップネットを介してCPUに接続された10Gb Ethernetインターフェースが含まれていました。 ^{[ 63 ] [ 64 ]}
• SEAforthマルチコアプロセッサ（2008年）Charles H. Moore ^{[ 65 ]}
• GA144 ^{[ 66 ]}マルチコアプロセッサ（2010年）チャールズ・H・ムーア
• TAM16: 16ビット非同期マイクロコントローラIPコア（Tiempo）^{[ 67 ]}
• Aspida非同期DLXコア; ^{[ 68 ]}非同期オープンソースDLXプロセッサ（ASPIDA）は、ASICバージョンとFPGAバージョンの両方で正常に実装されています^{[ 69 ]。}