Loading article…
信号遷移グラフ( STG ) は、通常、電子工学やコンピュータ工学において、非同期回路の動的動作を解析または合成の目的で 記述するために使用されます。
主な定義と応用
非公式には、STG は、状態に基づく記述とは対照的に、信号イベント間の因果関係に関する情報が直接表現される形式で、非同期回路の動作をグラフィカルに記述したものです。このように、STG は、通常、タイミング図 (波形とも呼ばれる) で表される回路の記述を形式化するのに役立ちます。後者は、電子技術者によって広く使用されています。
より正式には、STG は、信号の値の変化の名前で遷移がラベル付けされる解釈された (またはラベル付けされた)ペトリ ネットの一種です (信号遷移を参照)。たとえば、ラベル付けの典型的なケースは、信号がバイナリである場合です。したがって、遷移は回路内の信号の立ち上がりエッジと立ち下がりエッジとして解釈されます。
STG は通常、状態グラフよりも非同期回路の動作をより簡潔に記述します。回路の STG 仕様の複雑さは、通常、回路内の信号の数に比例しますが、状態グラフの複雑さは、非同期回路が高度な同時実行性を持つため、指数関数的に増大する可能性があります。STG では、同時実行イベントは原因とシーケンスの関係 (真の同時実行性を参照) によって表されますが、状態グラフでは、同時実行性はインターリーブによって表されます。
STG は、1981 年にレオニード・ローゼンブラム (ロシア語) によってシグナル グラフという名前で初めて提案されました。[2]それらは、1982 年にアレックス・ヤコブレフによって博士論文[3] (ロシア語) の中でより正式に研究され、非同期インターフェイスの設計に適用されました。それらは後に 1985 年に 2 つの独立したソースで英語で発表されました。1 つはローゼンブラムとヤコブレフによる[4]で、もう 1 つはタム・アン・チュによる[5]です(以前のバージョンは ICCD'85 で発表されました)。それ以来、STG は理論と実践の両面で広範囲に研究され、[6] [7] [8] [9] [10] [11] [12] 、非同期制御回路の分析と合成のための一般的なソフトウェア ツールの開発につながりました。たとえば Petrify [13] (主任開発者:ジョルディ・コルタデラ) や Workcraft (ニューカッスル大学のツールキット) などです。[14]
非同期回路の設計に STG を使用するさまざまな例の中で、最もよく知られているのは、非同期インターフェイス、コントローラ、アービタ、アナログ混合信号回路の分野における例です（[15] [9] [16] [17] [18] [19]参照） 。最近では、STG は、スイッチト キャパシタ コンバータ (SCC) で使用されるものなど、容量結合によって媒介される因果関係を含む因果動作をモデル化するように拡張されています。[20] [21]
拡張機能と関連モデル
バイナリ信号に基づくSTGの他に、信号を多値にすることができる シンボリックSTG [22]も存在します。
タイミング（遅延）情報注釈付きのSTGは[4]で初めて導入され、その後[23]で、タイミング制約[24]を持つ回路の動作を解析するというアイデア（後に相対タイミング[25]と呼ばれる）も初めて導入されました。
非同期性と割り込みをコンパクトな形式で表現するための、ペトリネットの基本的な基礎モデルの特別な拡張が、プレイスチャートネットで導入されました。[26]非同期回路の状態ベースモデルとペトリネットベースのモデル（STGを含む）との重要な関係は、領域理論（[28]を参照）を使用して[27]で確立されました。領域理論は、[29]でRobert Sproull、Ivan Sutherland、Charles MolnarによるCounterflow Pipeline ProcessorのSTGモデルとその回路実装を導出するために使用されました。[30]
STGに密接に関連するモデルの1つは、マイケル・キシネフスキー、アレックス・コンドラティエフ、アレクサンダー・タウビン、ビクター・ヴァルシャフスキーによって提案されたチェンジ・ダイアグラムです。[31]チェンジ・ダイアグラムには、ANDとORの両方の因果関係をコンパクトにモデル化できるという利点があります。しかし、選択の点で記述力が欠けています。ペトリネットとチェンジ・ダイアグラムの記述力と因果論理ネットの形での統合の比較は、で発表されています。[32]
並行性と選択性を簡潔に表現するために、条件付き部分順序グラフ（CPOG）と呼ばれるモデルがAndrey Mokhovによって博士論文で提案され、2000年に発表されました。[33]これは、CPUマイクロアーキテクチャコントローラなど、同じ一連のアクションで定義された多くの動作シナリオを持つシステムのクラスに対して、広く使用されている解釈型ペトリネットや有限ステートマシンよりも優れています。[34]
ハードウェア記述言語とのリンク
STGはさまざまなHDLとインターフェースされており、例えば、非同期設計をサポートする目的でVHDL [35] (1996)やVerilog [36] (2000)へのリンクを参照。VHDLからの合成フローにSTGとペトリネットを配置すると、その有用性が実証されている。 [37]また、同様にVerilog [38]では、 VERISYNというツールが開発された。[39]
最近では、STGは実際のハードウェア設計者にとってより扱いやすいと考えられる表記法と結び付けられ、波形遷移グラフ（WTG）モデルが登場しました。[40]同様に、有限状態機械（FSM）モデルは、例えばペトリネットやSTGよりも設計者にとって扱いやすいことが認識され、フロントエンドとしてバーストモードFSM [41]とのリンクが開発されました。[42]
分析方法
現時点では、非同期回路の解析と合成のための最も効率的な方法は、ペトリネットの展開に基づいていると言えるでしょう。これは、Victor Khomenko が博士論文で研究したものです。[43]これらは Workcraft で実装されています。[14]
非同期回路のペトリネットモデルの特定のサブクラスのパフォーマンス分析は、Aiguo XieとPeter Beerelによって研究されました。[44]
非同期回路合成
STG 仕様からの非同期回路の合成におけるさまざまな問題が調査されてきました。それらの分類方法の 1 つは、明示的状態空間、基礎となるペトリ ネットの展開、ペトリ ネットの構造分析、STG の直接マッピング (構文直接変換) など、STG 仕様の状態空間を表すために使用される分析アプローチに基づいています。これらのアプローチは通常、合成アルゴリズムの複雑さ、つまりツールの実行時間と関連しています。一方、これらの手法の一部は、ペトリ ネットのクラスに特定の制約を課します。たとえば、明示的状態空間ベースの方法は、通常、任意のペトリ ネット タイプで機能しますが、一部の構造的方法では、基礎となるペトリ ネットがマークされたグラフまたは自由選択ネットである必要があります。
完全な状態コーディング問題
回路実装の合成における重要な問題として、完全状態符号化（CSC）が挙げられます。この問題に取り組むために、さまざまな方法が開発されてきました。[6] [45] [46] [11] CSCの満足度を分析する特に独創的な方法は、アレックス・ヤコブレフ[3] [1]とピーター・ヴァンベクベルゲン[ 47]によって独立に開発された結合関係、または同等のロック関係の概念に基づいています。[48]別の方法は、ペトリネットの要素を状態グラフの状態領域に接続する領域理論を利用しました。[49]
アレックス・セメノフ[50] [51]とビクター・コメンコ[43] [52]は、部分順序とペトリネット展開に基づくCSC検出と解決のための合成法を開発した。これらの方法は、CSCコア[53]に基づくCSC問題の効果的な視覚化法を形式化し実装するのに役立ち、 Workcraft [14]に実装された。
STGベースの合成のための構造エンコーディング法は、Josep Carmonaによって開発されました。[54]
制限された論理基底における合成
速度に依存しない（または同等に準遅延非依存- QDI）回路の合成における重要な問題は、制限された論理基底内での合成、たとえば、AND や OR などの制限された基底論理ゲートのみを使用する合成です。たとえば、Alex Yakovlev の研究[55]を参照してください。この研究では、励起関数用の 2 レベルの積和 (SOP) ロジックと、特定の STG 仕様のメイン出力信号用の SR ラッチで構成される実装でハザードフリーを保証するために、E(励起) 持続性の条件が導入されました。その後、Alex Kondratyev らの研究[56]は、この条件をモノトニック カバーの概念で一般化し、ソフトウェア ツールで実現しました。[13] [14]さらに難しいのは、負のゲート ベース、NAND、NOR での合成の問題です。このためにいくつかの方法が開発されており、そのほとんどは Nikolay Starodoubtsev が主導しています。[57] [58]
合成のためのSTGの分解
大規模STGの合成のスケーラビリティの問題と、状態空間の爆発を緩和する必要性は、基礎となるペトリネットの構造的特性に関するSTGの縮小に基づく方法（自由選択ペトリネットを状態マシンやマークグラフに分割する方法[5]など）や、ファンイン信号サブセット（信号のトリガーイベント）[59]で解決されてきた。
スケーラビリティに対処するためのもう一つのアプローチは、STGを非同期回路に直接マッピングすることであり、これはDanil Sokolovによって研究されている。[60]
仲裁付きSTGからの合成
特に難しい問題は、アービター用の非同期回路を自動的に合成することです。なぜなら、そのSTG仕様には、基礎となるペトリネットの動作上の矛盾が含まれるからです。動作上の矛盾は、非永続的な遷移の存在を意味します。このようなSTGの通常のロジックベースの実装では、回路はハザードになりがちです。元の仕様を維持しながら、ミューテックス信号遷移を半自動的に挿入するなどの特別な技術が開発され、 [61] [62] Workcraftに実装されています。[14] [63]
参考文献
- ^ ab 「A. Yakovlev および A. Petrov。ペトリネットと並列バス コントローラの設計。ペトリネットのアプリケーションと理論に関する第 11 回国際会議の議事録、フランス、パリ、1990 年 6 月」(PDF)。
- ^ Л。 Я。 Розенблюм。 "Язык сигнальных графов и его использование для моделирования протоколов информационного обмена и апериодических схем" (PDF)。Всесоюзный семинар Моделирование дискретных управляющих и вычислительных систем, стр. 1981 年 22 ～ 24 日。
- ^ ab ヤコブレフ、アレックス。 「システム インターフェイスにおける非同期通信プロトコルの設計と実装」 (Проектирование и реализация протоколов асинхронного обмена информацией в межмодульном интерфейсе)、博士論文 (ロシア語)、1982 年」。
- ^ ab Rosenblum, L.Ya.; Yakovlev, AV 「シグナル グラフ: 自己時間から時間指定のものへ」(PDF)。タイムド ペトリ ネットに関する国際ワークショップの議事録、イタリア、トリノ、1985 年 7 月、IEEE CS プレス、199-207 ページ。
- ^ ab Chu, T.-A. (1986-06-01). 「VLSI非同期デジタルシステムの設計モデルについて」.インテグレーション. 4 (2): 99–113. doi :10.1016/S0167-9260(86)80002-5. ISSN 0167-9260.
- ^ ab Chu, Tam-Anh (1987). グラフ理論仕様からの自己タイミングVLSI回路の合成（論文）. マサチューセッツ工科大学. hdl :1721.1/14794.
- ^ Yakovlev, AV (1992). 「非同期制御回路の設計における STG モデルの限界と拡張について」。議事録 1992 IEEE 国際コンピュータ設計会議: コンピュータとプロセッサにおける VLSI。ケンブリッジ、マサチューセッツ州、米国: IEEE Comput. Soc. Press。pp. 396–400。doi : 10.1109 /ICCD.1992.276300。ISBN 978-0-8186-3110-8. S2CID 47325879。
- ^ Yakovlev, Alex; Kishinevsky, Michael; Kondratyev, Alex; Lavagno, Luciano (1994). 「OR 因果関係: モデル化とハードウェア実装」。Valette, Robert (編)。「ペトリネットの応用と理論 1994」。コンピュータサイエンスの講義ノート。第 815 巻。ベルリン、ハイデルベルク: Springer。pp. 568–587。doi :10.1007 / 3-540-58152-9_31。ISBN 978-3-540-48462-2。
- ^ ab Yakovlev, AV; Koelmans, AM; Lavagno, L. (1995). 「非同期インターフェイスロジックの高レベルモデリングと設計 (21/1995)」. IEEE Design & Test of Computers . 12 (1): 32–40. doi :10.1109/54.350688.
- ^ Yakovlev, Alexandre; Lavagno, Luciano; Sangiovanni-Vincentelli, Alberto (1996 年 11 月)。「非同期制御回路合成のための統合信号遷移グラフ モデル」。システム設計における形式手法。9 (3): 139–188。doi : 10.1007 /BF00122081。ISSN 0925-9856。S2CID 264205433 。
- ^ ab Cortadella, J. ; Kishinevsky, M.; Kondratyev, A.; Lavagno, L.; Yakovlev, A. (2002). 非同期コントローラおよびインタフェースのロジック合成。Springer Series in Advanced Microelectronics。第 8 巻。ベルリン、ハイデルベルク: Springer Berlin Heidelberg。doi : 10.1007 /978-3-642-55989-1。ISBN 978-3-642-62776-7。
- ^ ラヴァーニョ、ルチアーノ;サンジョヴァンニ＝ヴィンチェンテッリ、アルベルト（1993）。非同期回路の合成とテストのためのアルゴリズム。土井：10.1007/978-1-4615-3212-5。ISBN 978-1-4613-6410-8。
- ^ ab 「Petrify: 関連出版物」.
- ^ abcde 「ワーククラフト」。
- ^ Yakovlev, Alex. 「ペトリネットを使用したアービターの設計。1995 年イスラエル非同期 VLSI ワークショップ議事録、イスラエル、ノフジェノッサール、1995 年 3 月、VLSI システム研究センター、テクニオン、ハイファ、イスラエル、pp. 178-201」(PDF)。
- ^ Yakovlev, AV; Koelmans, AM; Semenov, A.; Kinniment, DJ (1996-12-01). 「ペトリネットを使用した非同期制御回路のモデリング、分析、合成」. Integration . 21 (3): 143–170. doi :10.1016/S0167-9260(96)00010-7. ISSN 0167-9260.
- ^ Yakovlev, A.; Furber, S.; Krenz , R.; Bystrov, A. (2004 年 7 月)。「セルフタイム型デュプレックス通信システムの設計と分析」。IEEE Transactions on Computers。53 ( 7): 798–814。doi : 10.1109 /TC.2004.26。ISSN 1557-9956。S2CID 27216794 。
- ^ Sokolov, Danil; Khomenko, Victor; Mokhov, Andrey; Dubikhin, Vladimir; Lloyd, David; Yakovlev, Alex (2020 年 5 月)。「AMS エレクトロニクス向け非同期ロジック制御の設計の自動化」。IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems。39 ( 5 ): 952–965。doi : 10.1109 /TCAD.2019.2907905。ISSN 1937-4151。S2CID 133188921 。
- ^ Golubcovs, Stanislavs; Mokhov, Andrey; Bystrov, Alex; Sokolov, Danil; Yakovlev, Alex (2019 年 6 月)。「一般化非同期アービター」。2019 年 19 回国際会議、並行性のシステム設計への応用 (ACSD)。pp. 3–12。doi : 10.1109/ ACSD.2019.00005。ISBN 978-1-7281-3843-5. S2CID 148566115。
- ^ Mileiko, Sergey (2020). 「堅牢な普及型 IoT アプリケーションのための電力とコンピューティングの共同設計、ニューカッスル大学の博士論文」(PDF)。
- ^ Li, Danhui (2021). 「離散イベントモデルによるスイッチドキャパシタDC-DCコンバータの分析と設計、ニューカッスル大学博士論文」(PDF)。
- ^ A. Yakovlev、A. Petrov、L. Rosenblum (1993)。「シンボリック信号遷移グラフからの非同期制御回路の合成、非同期設計方法論、1993」(PDF)。
- ^ Vanbekbergen, P.; Goossens, G.; De Man, H. (1992). 「信号遷移グラフにおけるタイミング制約の仕様と分析」[1992] Proceedings the European Conference on Design Automation . ブリュッセル、ベルギー: IEEE Comput. Soc. Press. pp. 302–306. doi :10.1109/EDAC.1992.205943. ISBN 978-0-8186-2645-6. S2CID 61935560。
- ^ Cortadella, Jordi ; Kishinevsky, Michael; Kondratyev, Alex; Lavagno, Luciano; Taubin, Alexander; Yakovlev, Alex (1998). 「Lazy transition systems」. 1998 IEEE/ACM international conference on Computer-aided design - ICCAD '98 の議事録. サンノゼ、カリフォルニア、アメリカ合衆国: ACM Press. pp. 324–331. doi :10.1145/288548.288633. hdl : 2117/133832 . ISBN 978-1-58113-008-9. S2CID 12302564。
- ^ Stevens, K.; Ginosar, R.; Rotem, S. (1999). 「相対タイミング」.議事録. 第 5 回国際シンポジウムの非同期回路とシステムの先端研究. バルセロナ、スペイン: IEEE Comput. Soc. pp. 208–218. doi :10.1109/ASYNC.1999.761535. ISBN 978-0-7695-0031-7. S2CID 195352018.
- ^ Kishinevsky, Michael; Cortadella, Jordi ; Kondratyev, Alex; Lavagno, Luciano; Taubin, Alexander; Yakovlev, Alex (1997). 「非同期性と割り込みの結合: プレース チャート ネット」。Azéma, Pierre、Balbo, Gianfranco (編)。「ペトリネットの応用と理論 1997 」 。コンピュータ サイエンスの講義ノート。第 1248 巻。ベルリン、ハイデルベルク: Springer。pp. 328–347。doi :10.1007/3-540-63139-9_44。ISBN 978-3-540-69187-7。
- ^ Cortadella, J. ; Kishinevsky, M.; Lavagno, L.; Yakovlev, A. (1998 年 8 月). 「有限遷移システムからのペトリネットの導出」. IEEE Transactions on Computers . 47 (8): 859–882. doi :10.1109/12.707587. hdl : 2117/125784 . S2CID 2128502.
- ^ バドゥエル、エリック;フィリップ・ダロンドー (1998)。 「地域論」。ヴォルフガングのライジヒにて。ローゼンベルク、グジェゴシュ（編）。ペトリネットの講義 I: 基本モデル。コンピューターサイエンスの講義ノート。ベルリン、ハイデルベルク：シュプリンガー。 529–586ページ。土井：10.1007/3-540-65306-6_22。ISBN 978-3-540-49442-3。
- ^ Yakovlev, Alexandre (1998-01-01). 「ペトリネットを使用したカウンターフローパイプラインプロセッサの制御ロジックの設計」.システム設計における形式手法. 12 (1): 39–71. doi :10.1023/A:1008649930696. ISSN 1572-8102. S2CID 14497213.
- ^ Sproull, RF; Sutherland, IE; Molnar, CE (1994 年秋)。「カウンターフロー パイプライン プロセッサ アーキテクチャ」。IEEE Design & Test of Computers。11 ( 3): 48– 。doi :10.1109/MDT.1994.303847。ISSN 1558-1918。S2CID 26434994 。
- ^ MA Kishinevskiĭ (1994).並行ハードウェア: 自己タイミング設計の理論と実践. チチェスター: Wiley. ISBN 0-471-93536-0. OCLC 28889359.
- ^ Yakovlev, Alexandre; Kishinevsky, Michael; Kondratyev, Alex; Lavagno, Luciano; Pietkiewicz-Koutny, Marta (1996-11-01). 「OR 因果律による非同期回路動作のモデルについて」.システム設計における形式手法. 9 (3): 189–233. doi :10.1007/BF00122082. ISSN 1572-8102. S2CID 7456859.
- ^ Mokhov, Andrey; Yakovlev, Alex ( 2010年 11 月)。「条件付き半順序グラフ: モデル、合成、およびアプリケーション」。IEEE Transactions on Computers。59 ( 11): 1480–1493。doi :10.1109/ TC.2010.58。
- ^ Mokhov, Andrey; Iliasov, Alexei; Sokolov, Danil; Rykunov, Maxim; Yakovlev, Alex; Romanovsky, Alexander (2014 年 6 月)。「高レベル ISA 仕様からのプロセッサ命令セットの合成」。IEEE Transactions on Computers。63 ( 6): 1552–1566。doi :10.1109/TC.2013.37。ISSN 0018-9340 。
- ^ Starodubtsev, N.; Yakovlev, A.; Petrov, S. 「非同期回路の対話型合成のための VHDL 環境の使用」(PDF)。ニューカッスル大学。
- ^ Blunno, Ivan; Lavagno, Luciano (2000)、Yakovlev, Alex; Gomes, Luis; Lavagno, Luciano (編)、「動作 Verilog HDL からの信号遷移グラフの導出」、ハードウェア設計およびペトリ ネット、ボストン、MA: Springer US、pp. 151–170、doi :10.1007/978-1-4757-3143-9_8、ISBN 978-1-4419-4969-1、 2022年5月30日取得
- ^ Shang, D.; Burns, F.; Koelmans, A.; Yakovlev, A.; Xia, F. (2004-05-01). 「VHDL とペトリネットを使用した直接マッピングに基づく非同期システム合成」. IEE Proceedings - Computers and Digital Techniques . 151 (3): 209–220. doi :10.1049/ip-cdt:20040525. ISSN 1359-7027. S2CID 62708582.
- ^ Burns, F.; Shang, D.; Koelmans, A.; Yakovlev, A. (2004). 「Verilog を使用した非同期合成ツールセット」。Proceedings Design, Automation and Test in Europe Conference and Exhibition。パリ、フランス: IEEE Comput. Soc. pp. 724–725. doi :10.1109/DATE.2004.1268948. ISBN 978-0-7695-2085-8. S2CID 9219686。
- ^ 「非同期高位合成ツール（VERISYN）」。
- ^ Cortadella, Jordi ; Moreno, Alberto; Sokolov, Danil; Yakovlev, Alex; Lloyd, David (2017). 「波形遷移グラフ: 非同期動作のための設計者フレンドリーな形式主義」 2017 第 23 回 IEEE 非同期回路およびシステム国際シンポジウム (ASYNC)。 IEEE。 pp. 73–74。doi :10.1109/ASYNC.2017.24。hdl : 2117/114897。ISBN 978-1-5386-2749-5. S2CID 5836204。
- ^ Nowick, Steve. 「バーストモード非同期コントローラの自動合成（博士論文）」（PDF）。
- ^ Chan, Alex; Sokolov, Danil; Khomenko, Victor; Lloyd, David; Yakovlev, Alex (2021-02-01). 「バーストモード仕様からのSI回路の合成」。2021 Design, Automation & Test in Europe Conference & Exhibition (DATE)。フランス、グルノーブル：IEEE。pp. 366–369。doi : 10.23919 / DATE51398.2021.9474117。ISBN 978-3-9819263-5-4. S2CID 236150734。
- ^ ab Khomenko, Victor (2003). ペトリネット展開のプレフィックスに基づくモデル検査、博士論文(PDF)。ニューカッスル大学。
- ^ Xie, Aiguo; Beerel, Peter A. (2000)。「確率的時間ペトリネットを使用した非同期回路およびシステムのパフォーマンス分析」。Yakovlev, Alex、Gomes, Luis、Lavagno, Luciano (編)。ハードウェア設計とペトリネット。ボストン、マサチューセッツ州: Springer US。pp. 239–268。doi :10.1007/ 978-1-4757-3143-9_13。ISBN 978-1-4757-3143-9。
- ^ Lavagno, L.; Moon, CW; Brayton, RK; Sangiovanni-Vincentelli, A. (1992). 「信号遷移グラフの状態割り当て問題の解決」[1992] Proceedings 29th ACM/IEEE Design Automation Conference . アナハイム、カリフォルニア州、米国: IEEE Comput. Soc. Press. pp. 568–572. doi :10.1109/DAC.1992.227821. ISBN 978-0-8186-2822-1. S2CID 17410812。
- ^ Vanbekbergen, Peter; Lin, Bill; Goossens, Gert; De Man, Hugo (1994)。「信号遷移グラフ上の変換のための一般化された状態割り当て理論」。Meng, Teresa H.; Malik, Sharad (編) 。VLSI信号処理のための非同期回路設計。ボストン、マサチューセッツ州: Springer US。pp. 101–115。doi :10.1007/ 978-1-4615-2794-7_8。ISBN 978-1-4615-2794-7。
- ^ Vanbekbergen, P.; Catthoor, F.; Goossens, G.; De Man, H. (1990). 「グラフ理論仕様からの非同期制御回路の最適化合成」。1990 IEEE 国際コンピュータ支援設計会議。技術論文ダイジェスト。米国カリフォルニア州サンタクララ: IEEE Comput. Soc. Press。pp. 184–187。doi : 10.1109 / ICCAD.1990.129875。ISBN 978-0-8186-2055-3。
- ^ Vanbekbergen, P.; Goossens, G.; Catthoor , F.; De Man, HJ (1992 年 11 月)。「グラフ理論仕様からの非同期制御回路の最適化合成」。IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems。11 (11) : 1426–1438。doi :10.1109/43.177405。S2CID 32318274。
- ^ Cortadella, J.; Kishinevsky, M.; Kondratyev, A.; Lavagno, L.; Yakovlev, A. (1997 年 8 月)。「速度に依存しない回路における状態割り当てのための領域ベース理論」。IEEE Transactions on Computer -Aided Design of Integrated Circuits and Systems。16 ( 8): 793–812。doi : 10.1109 /43.644602。hdl : 2117/125782。
- ^ Semenov, A.; Yakovlev, A.; Pastor, E.; Pena, MA; Cortadella, J .; Lavagno, L. (1997). 「半順序ベースのアプローチによる速度非依存回路の合成」。非同期回路およびシステムに関する先端研究に関する第 3 回国際シンポジウムの議事録。オランダ、アイントホーフェン: IEEE Comput. Soc . Press。pp. 254–265。doi : 10.1109 / ASYNC.1997.587179。hdl : 2117 /129959。ISBN 978-0-8186-7922-3.S2CID 7883418 。
- ^ Semenov., Alexei (1997). ペトリネット展開を使用した非同期制御回路の検証と合成 (論文). ニューカッスル大学.
- ^ Khomenko, Victor (2009 年7 月)。「STG 展開を使用したエンコーディング競合の効率的な自動解決」。IEEE Transactions on Very Large Scale Integration ( VLSI) Systems。17 ( 7): 855–868。doi : 10.1109 /TVLSI.2008.2012156。ISSN 1063-8210。S2CID 62773126 。
- ^ Madalinski, A.; Bystrov, A.; Khomenko, V.; Yakovlev, A. (2003). 「非同期回路設計におけるエンコード競合の視覚化と解決」IEE Proceedings - Computers and Digital Techniques . 150 (5): 285. doi :10.1049/ip-cdt:20030831.
- ^ Carmona, J.; Cortadella, J .; Pastor, E. (2001). 「非同期回路の合成のための構造的エンコーディング手法」。システム設計への並行処理の応用に関する第 2 回国際会議議事録。 ニューカッスル アポン タイン、英国: IEEE Comput. Soc. pp. 157–166。doi :10.1109/CSD.2001.981773。hdl : 2117/133434。ISBN 978-0-7695-1071-2.S2CID 16280258 。
- ^ Yakovlev, AV (1993). 「一般化された信号遷移グラフからのハザードのない非同期回路の合成」。第 6 回国際 VLSI 設計会議。インド、ボンベイ: IEEE。pp. 21–24。doi : 10.1109 / ICVD.1993.669629。ISBN 978-0-8186-3180-1.S2CID 10434495 。
- ^ Kondratyev, Alex; Kishinevsky, Michael; Lin, Bill; Vanbekbergen, Peter; Yakovlev, Alex (1994-06-06). 「速度に依存しない回路の基本ゲート実装」。第31回 Design Automation Conference - DAC '94 の議事録。米国ニューヨーク州ニューヨーク: Association for Computing Machinery。pp. 56–62。doi : 10.1145 /196244.196275。ISBN 978-0-89791-653-0. S2CID 10431976。
- ^ Starodoubtsev, N.; Bystrov, S.; Goncharov, M.; Klotchkov, I.; Smirnov, A. (2001). 「信号遷移グラフからの単調な非同期回路の合成に向けて」。システム設計への並行処理の適用に関する第 2 回国際会議の議事録。 ニューカッスル アポン タイン、イギリス: IEEE Comput. Soc. pp. 179–188。doi :10.1109/CSD.2001.981775。ISBN 978-0-7695-1071-2. S2CID 39407927。
- ^ Starodoubtsev, N.; Bystrov, S.; Yakovlev, A. (2003). 「完全な確認応答を備えた単調回路」。第9 回非同期回路およびシステム国際シンポジウム、2003 年。議事録。バンクーバー、ブリティッシュコロンビア州、カナダ: IEEE Comput. Soc. pp . 98–108。doi :10.1109/ASYNC.2003.1199170。ISBN 978-0-7695-1898-5. S2CID 704120。
- ^ Khomenko, Victor; Schaefer, Mark; Vogler, Walter; Wollowski, Ralf (2009-10-01). 「STG 分解戦略と展開の組み合わせ」. Acta Informatica . 46 (6): 433–474. doi :10.1007/s00236-009-0102-y. ISSN 1432-0525. S2CID 9955410.
- ^ Sokolov, Danil; Bystrov, Alexander ; Yakovlev, Alex (2007 年 6 月)。「STG からの低レイテンシ非同期コントローラの直接マッピング」。IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems。26 ( 6 ): 993–1009。doi : 10.1109 /TCAD.2006.884416。ISSN 0278-0070。S2CID 6811851 。
- ^ Cortadella, J. ; Lavagno, L.; Vanbekbergen, P.; Yakovlev, A. (1994). 「内部競合のある動作仕様からの非同期回路の設計」。1994 IEEE非同期回路およびシステムに関する先端研究シンポジウムの議事録。ソルトレークシティ、ユタ州、米国: IEEE Comput. Soc. Press。pp. 106–115。doi : 10.1109 /ASYNC.1994.656296。hdl : 2117 /128605。ISBN 978-0-8186-6210-2. S2CID 14524732。
- ^ Low, KS.; Yakovlev, A. (1995). 「トークン リング アービター: ペトリネットによる非同期ロジック設計の演習」(PDF)。ニューカッスル大学。
- ^ Sokolov, Danil; Khomenko, Victor; Yakovlev, Alex; Lloyd, David (2018 年 5 月)。「Workcraft におけるアービトレーションを備えた速度非依存回路の設計と検証」。2018 年 24 回 IEEE 非同期回路およびシステム国際シンポジウム (ASYNC)。pp. 30–31。doi : 10.1109 / ASYNC.2018.00017。ISBN 978-1-5386-5883-3. S2CID 57192066。
さらに読む
- ニューカッスル大学非同期設計グループのページ
- VLSI設計自動化アルゴリズムに関するグループのページ
- ハードウェア設計とペトリネット、編：A. Yakovlev、L. Lavagno、L. Gomes、Springer、2002