65C816 の

65C816 の

PDIP40 パッケージ
一般情報
発売	1985年; 39年前 （1985年）
共通メーカー	ウエスタンデザインセンター、他
パフォーマンス
最大CPU クロックレート	1MHz～14MHz
データ幅	8 (外部) 16（内部）
アドレス幅	24ビット
アーキテクチャと分類
命令セット	6502
命令数	92
物理的仕様
パッケージ	40ピンDIP 44ピンPLCC、その他
製品、モデル、バリエーション
変異体	W65C802 (W65C02とピン互換) W65C265 (マイコン)
歴史
先人たち	MOS6502 試験概要 65C02 の
後継	WDC 65C832 [1] [2] [3]（未発売）

W65C816S ( 65C816または65816とも呼ばれる)は、Western Design Center (WDC)が開発、販売した16 ビットマイクロプロセッサ(MPU) です。1985 年に発表された W65C816S は、 WDC 65C02 8 ビットMPU の拡張版であり、それ自体が、由緒あるMOS Technology 6502 NMOS MPU のCMOS拡張版です。65C816 は、 Apple IIGSの CPU であり、改良された形でSuper Nintendo Entertainment Systemにも使用されています。

部品の名称の65は65C02 互換モードに由来し、816 はMPU が選択可能な 8 ビットおよび16 ビットの レジスタサイズを持つことを意味します。16 ビット レジスタが使用できることに加えて、W65C816S はメモリ アドレス指定を24 ビットに拡張し、最大 16メガバイトのランダム アクセス メモリをサポートします。拡張された命令セットと 16 ビットのスタック ポインタ、およびシステム ハードウェア管理を改善するためのいくつかの新しい電気信号を備えています。

リセット時に、W65C816S は「エミュレーション モード」で起動します。つまり、実質的に 65C02 として動作します。その後、W65C816S は 2 つの命令シーケンスで「ネイティブ モード」に切り替えることができ、すべての拡張機能が有効になりますが、ほとんどの 65C02 ソフトウェアとの下位互換性がかなり維持されます。ただし、 NMOS の先祖とピン互換の代替品である 65C02 のPDIP40バージョンとは異なり、PDIP40 W65C816S は他の 6502 ファミリ MPU とピン互換ではありません。

W65C802または65802 は65C816 と完全にソフトウェア互換性がありますが、電気的には 6502 および 65C02 と互換性があります。したがって、 65C802は、6502 または 65C02 を搭載したほとんどのシステムでドロップイン交換品として使用できます。ただし、65C802 は 24 ビットのアドレスを出力できないため、64 KB のアドレス空間に制限されます。65C802 はもう製造されていません。

1981年、WDCの創設者兼CEOであるビル・メンシュは、主にロックウェル・セミコンダクターとシネルテックを製造パートナーとして65C02の開発を開始した。65C02の主な目標は、オリジナルの6502のNMOSプロセスからCMOSプロセスに移行することで、任意のクロック速度で1 ⁄ 10から1 ⁄ 20の間のはるかに低い電力レベルで動作できるようにすることである。また、サポートされる最大クロック速度を上げる機能も求められていた。65C02の設計は、NMOS 6502に存在するチップエラッタ（たとえば、悪名高いバグ）に対処し、いくつかの既存の命令に対して新しい命令と新しいアドレッシングモードを導入した。^[4]JMP (<addr>)

W65C816Sの開発は、メンシュがApple Computerに、グラフィックやサウンドなどが改善されたApple IIシリーズのパーソナルコンピュータの新バージョンについて相談した後、1982年に開始されました。Appleは、当時Apple IIで使用されていた6502とソフトウェア互換性があり、より多くのメモリをアドレス指定し、16ビットワードをロードおよび保存できるMPUを求めていました。その結果、65C816が1984年3月に完成し、その年の後半にAppleとAtariの両社にサンプルが提供され、1985年に完全リリースされました。 ^[5]メンシュは、妹のキャサリンの助けを借りて設計プロセスに取り組み、キャサリンはデバイスのレイアウトの一部を担当しました。

同じプロセスで65C802も作られましたが、これは65C816と内部が同一でした。どちらも同じ製造ラインで生産され、チップが外部ピンに接続される最後の金属化段階でのみ違いがありました。65C802では、それらのピンはオリジナルの6502と同じレイアウトだったため、CPUの16ビット処理をそのまま使用しながら、ドロップイン交換品として使用できました。ただし、オリジナルのピン配置を使用していたため、アドレス指定ピンは16本しかなく、外部メモリは64KBしかアクセスできませんでした。^[6]通常、ハードウェアメーカーはプロジェクトをゼロから設計する場合、65C802ではなく65C816を使用し、その結果、後者は生産中止となりました。

その後、アップルは65C816をApple IIGSコンピュータに統合しました。65C816の基本設計は、1980年代半ばから後半、1990年代初めにかけて、 VLSIテクノロジー、^[7] GTE、三洋電機などによってセカンドソース化されました。

1990 年代には、65C816 と 65C02 の両方が完全なスタティック コアに変換され、レジスタの内容を失うことなくプロセッサの Ø2 クロックを完全に停止できるようになりました。この機能と非同期スタティック RAMの使用により、スタンバイ状態で最小限の電力を使用する設計を実現できました。

2024年4月現在^{[アップデート]}、W65C816SはWDCから40ピンPDIP、PLCC44、または44ピンTQFPパッケージで入手可能で、 W65C265を介したMCUとして^{[8] 、} ASIC統合用のIPコアとしても入手可能です^{[9] [10]}（例えば、WinbondのW55V9xシリーズのTVエデュテインメント IC ^[11]）。

WDC 65c816 の機能:

• 完全に静的なCMOS設計により、低消費電力 (  1  MHzで 300 µ A ) とノイズ耐性の向上が実現します。
• 広い動作電圧範囲: 1.8 V ～ 5.0 V ± 5%。
• 動作周波数範囲が広く、単相クロック ソースを使用して、5 ボルトで最大 14 MHz ( SuperCPUでは 20 MHz) の公式値です。
• エミュレーション モードでは、文書化されていないオペコードを除き、NMOS 6502 および CMOS 65C02 とのソフトウェア互換性が大幅に確保されます。65C816 の 256 個のオペコードはすべて、両方の動作モードで機能します。
• 24 ビットのメモリ アドレス指定により、16 MB のメモリ空間にアクセスできます。
• 16 ビットALU、アキュムレータ( C)、スタック ポインタ( SP)、およびインデックス レジスタ(XおよびY)。
• 16 ビットの直接ページ (ゼロ ページとも呼ばれます) レジスタ ( DP)。
• 8 ビットのデータ バンク ( DB) およびプログラム バンク ( PB) レジスタ。24 ビットのコードおよびデータ アドレスのビット 16 ～ 23 を生成します。プログラム レジスタとデータ バンク レジスタが別々になっているため、プログラムのセグメント化と 16 MB の線形データ アドレス指定が可能です。
• 有効なデータ アドレス ( VDA) と有効なプログラム アドレス ( VPA) は、メモリ認定、デュアルキャッシュ、およびサイクル スチールDMA実装の出力を制御します。
• 割り込みベクターVPBがフェッチされていることを示すベクター プル ( ) 制御出力。
• Abort ( ) 入力と関連するベクターは、ページ フォールトやメモリ アクセス違反ABORTBなどのバス エラー状態のプロセッサ修復をサポートします。
• 直接ページ レジスタとスタック相対アドレス指定により、再入可能、再帰的、再配置可能なプログラミングが可能になります。
• 24 個のアドレッシング モード— 65C02 に実装されたほとんどの新しいオペコードを含む、 256 個のオペコードを使用する92 個の命令を備えた 13 個のオリジナル 6502 モード。
• ブロック コピー命令 (MVNおよび) を使用すると、最小限のコードでRAMMVPの 1 つの領域から別の領域にデータ構造を迅速にコピーできます。
• 割り込み待機 ( WAI) 命令とクロック停止 ( STP) 命令により、消費電力がさらに削減され、割り込み待ち時間が短縮され、外部イベントとの同期が可能になります。
• 関連するベクトルを持つコプロセッサ( ) 命令は、浮動小数点プロセッサCOPなどのコプロセッサ構成をサポートします。
• 将来の 2 バイト オペコード用に予約された「エスケープ」( WDM) 命令と将来の設計へのリンク (WDM は W65C816S の設計者William D. Menschの頭文字です)。

65C816 には 2 つの動作モードがあります。1 つは「エミュレーション モード」で、16 ビット操作は表示されず (インデックス レジスタは 8 ビットに強制されます)、チップは 6502 と非常によく似ており、オペコードのサイクル タイミングも同じです。もう 1 つは「ネイティブ モード」で、すべての新機能が表示されます。CPU は電源投入時またはリセット時に自動的にエミュレーション モードに入ります。このモードでは、異なるピン レイアウトに対応するために回路を変更すれば、65(C)02 を置き換えることができます。^[4]

ネイティブモードで実行しているときの65C816の最も明らかな変更点は、さまざまなレジスタが8ビットから16ビットに拡張されたことです。この機能強化は、アキュムレータ（A）、XインデックスY レジスタ、スタックポインタ（ ）に影響します。プログラムカウンタ（）はこれまで常に16ビットでしたが、SPこれには影響しません。 ^[12]PC

ネイティブモードで実行する場合、ステータスレジスタの 2 つのビットの意味が変わります。オリジナルの 6502 では、ビット 4 と 5 は使用されていませんでしたが、ビット 4 はブレーク ( b) フラグと呼ばれていました。ネイティブモードでは、ビット 4 がxフラグになり、ビット 5 がフラグになります。これらのビットは、インデックスレジスタ( ) とアキュムレータ/メモリ ( ) のサイズが 8 ビットか 16 ビットmかを制御します。これらのビットが 0 の場合は 16 ビットサイズに設定され、1 の場合は 8 ビットサイズに設定されます。これらのビットは、プロセッサの電源投入時またはリセット時には 1 に固定されますが、プロセッサがネイティブモードに切り替えられると変更可能になります。^[12]xm

REPネイティブ モード操作では、およびSEP命令を使用してステータス レジスタ ビットを操作することにより、アキュムレータ レジスタとインデックス レジスタをプログラマの判断で 16 ビットまたは 8 ビットのサイズに設定できます。この機能により、プログラマはワード サイズmとxバイト サイズのどちらのデータでも操作を実行できます。アキュムレータ レジスタとインデックス レジスタのサイズは個別に設定できるため、たとえば、アキュムレータを 8 ビットに設定し、インデックス レジスタを 16 ビットに設定して、ポインタ演算を実行せずに 64 KB の範囲で個々のバイトをプログラマが操作できるようにすることができます。

レジスタサイズが16ビットに設定されている場合、メモリアクセスは1クロックサイクルあたり1バイトの速度で2つの連続バイトをフェッチまたは保存します。したがって、ROR <addr>アキュムレータが16ビットに設定されているときに使用されるなどの読み取り-変更-書き込み命令は、1バイトではなく2つの連続したメモリバイトに影響を与え、アキュムレータが8ビットに設定されているときよりも多くのクロックサイクルを消費します。同様に、すべての算術演算と論理演算は16ビット演算になります。^[13]

ネイティブモードで実行中のシステムに対するもう 1 つの大きな変更点は、メモリ モデルが 6502 の元の 16 ビット形式から 24 ビット形式に拡張されたことです。65c816 は、データ バンク レジスタ ( DB) とプログラム バンク レジスタ ( PB) の 2 つの 8 ビット レジスタを使用して、アドレスのビット 16 ～ 23 を設定し、実質的に 24 ビットのアドレスを生成します。どちらの場合も、「バンク」は、アドレス範囲 で区切られた連続した 64 KB のメモリ セグメントを指します。$xx0000-$xxFFFFここでxx、 はバンク アドレス、つまり実効アドレスのビット 16 ～ 23 です。 と は両方ともDB、電源投入時またはリセット時PBに に初期化されます。 ^[14]$00

オペコードまたはオペランドのフェッチサイクル中に、がプログラムカウンタ（ ）PBの先頭に追加され、24ビットの実効アドレスを形成します。「ラップ」（ゼロに戻る）した場合、は増加しません。したがって、プログラムは実行中のバンクの制限によって制限されます。このメモリモデルによって暗示されるのは、分岐およびサブルーチンターゲットは、別のバンクのコードを実行するために「長い」ジャンプまたはサブルーチン呼び出しが使用されない限り、分岐または呼び出しを行う命令と同じバンクにある必要があるということです。を直接変更できるプログラム的な手段はありません。^[15]PCPCPBPB

データフェッチまたはストアサイクル中に、DBが 16 ビットデータアドレスの先頭に追加され、データがアクセスされる 24 ビットの実効アドレスを形成します。このプロセッサ特性により、16 ビットアドレスを使用してデータ要素を参照する 6502 または 65c02 コードを正常に実行できます。とは異なりPB、DBはプログラム制御で変更できます。これは、16 ビットアドレッシングの制限を超えてデータにアクセスするために行われる可能性があります。また、DBアドレスが現在 にあるバンクの制限を超えてインデックス付けされた場合、 は一時的に増加します。24 ビットアドレスがデータフェッチ/ストア命令のオペランドとして指定されている場合、または実効アドレスが直接 (ゼロ) ページまたはハードウェアスタックにある場合は、 は無視されますDB。後者の場合、暗黙のバンクが実効アドレスの生成に使用されます。^[16]DB$00

レジスタ セットにさらに追加されたのは、16 ビットの直接ページ レジスタ ( ) です。これは、以前はゼロ ページDPと呼ばれていたもののベース アドレスを設定しますが、現在は直接ページと呼ばれています。直接ページ アドレッシングでは 8 ビット アドレスが使用されるため、16 ビットまたは 24 ビット アドレスを使用する場合よりもアクセスが高速になります。また、間接参照を提供する一部のアドレッシング モードは、直接ページでのみ可能です。65(c)02 では、直接ページは常にメモリの最初の 256 バイトであるため、「ゼロ ページ」と呼ばれます。ネイティブ モードでは、65c816 は、16 ビットの開始アドレスを に書き込むことで、バンク (メモリの最初の 64 KB)内の任意の場所に直接 (ゼロ) ページを再配置できます。が正確なページ境界に設定されていない場合、つまり の値が でない場合( は最上位バイト)、1 サイクルのアクセス ペナルティがあります。 ^[17]$00DPDPDP$xx00xx

現在の動作モードは、エミュレーション ( e) ビットに格納されます。ステータス レジスタ ( ) の以前の 6 つのフラグ セットに新しいxおよびビットがすでに追加されているため、新しいモード ビットを保持するのに十分なビットが残っていませんでした。代わりに、モード ビットを「非表示」にして直接アクセスできないようにする独自のソリューションが使用されました。(e X change C arry with E mulation) 命令は、エミュレーション ビットの値をキャリー ( ) ビット ( のビット 0)と交換します。たとえば、プロセッサの起動後にネイティブ モードに入る場合は、 を使用してキャリー ビットをクリアし、 を使用してエミュレーション ビットに書き込みます。^[18] 65c02 エミュレーション モードに戻るには、に続いて を使用します。^[19]mSRXCEcSRCLCXCESECXCE

内部的には、65c816 は完全に 16 ビット設計です。のmおよびxビットは、SRユーザー レジスタ (アキュムレータとインデックス) がシステムの他の部分にどのように表示されるかを決定します。リセットすると、65c816 は 6502 エミュレーション モードで起動し、 と はmにxロックされます1。したがって、レジスタは 8 ビット サイズにロックされます。アキュムレータ ( -アキュムレータ) の最上位バイト (MSB) には直接アクセスできませんが、 命令を使用してBアキュムレータ ( -アキュムレータ) の最下位バイト (LSB) と交換できます。インデックス レジスタ (および) の MSB は にロックされているため、対応する操作はありません。 AXBAXY$00

ネイティブ モードに切り替えると、Xおよびの MSB はYゼロになり、B-アキュムレータは変更されません。mのビットがSRクリアされると、B-アキュムレータは -アキュムレータに「結合」されA、16 ビット レジスタ (-Cアキュムレータと呼ばれる) を形成します。アキュムレータまたはメモリを含むロード/ストアまたは算術/論理演算は 16 ビット操作になります。16 ビット値をフェッチ/ストアするには、2 つのバス サイクルが必要です。

xのビットがクリアされている場合SR、両方のインデックス レジスタは 16 ビットに設定されます。たとえば、をアドレスのインデックスに使用する場合、LDA SOMEWHERE,Xインデックス レジスタの 16 ビット値がベース アドレスに加算され、有効なアドレスが形成されます。

mのビットが設定されている場合SR、アキュムレータは 8 ビット レジスタに戻り、アキュムレータに対する後続の操作は、いくつかの例外を除いて、8 ビット操作になります。アキュムレータは、アキュムレータが 16 ビットに設定されていたときの値を保持します。例外は、直接ページ レジスタ ( ) とスタック ポインタ ( ) をアキュムレータとの間でB転送する命令です。これらの操作は、 のビットの状態に関係なく、ネイティブ モードでは必ず 16 ビット幅になります。 DPSPmSR

xビットが設定されるとSR、インデックスレジスタが8ビットに戻るだけでなく、16ビット幅だったときにMSBにあったものはすべて失われます。これはアセンブリ言語プログラマーが忘れてはならないことです。^[20]

65c816 バリアントに基づくシステム:

• どんぐりコミュニケーター
• アップルIIGS
• Commodore 64のC-OneとSuperCPU の機能強化
• スーパーファミコン:コンソールのRicoh 5A22 CPU は 65c816 をベースにしています。
  • さらに、30 種類以上のスーパー NES ゲームには、各カートリッジに 65c816 ベースのコプロセッサ チップであるNintendo SA1が含まれています。
• Foenix Retro Systems C256 U/U+モデル^[21]およびF256Kモデル^[22]

• 65xxプロセッサの割り込み

• Eyes, David; Lichty, Ron (1986)。65816 のプログラミング - 6502、65C02、65802 を含む。Prentice Hall。ISBN 978-0893037895。

• 65C816 データシート; Western Design Center; 55 ページ; 2018 年。
• Eyes、David、Ron Lichty; 65816 のプログラミング: 6502、65C02、65802 を含む; Brady Publishing; 636 ページ; 2015
• フィッシャー、マイケル; 65816/65802 アセンブリ言語プログラミング; Osborne/McGraw-Hill; 686 ページ; 1986

• 65C816 ウェブページ - ウエスタンデザインセンター
• 6502/65C02/65C816 命令セットのデコード
• 65816/65C816 技術文書 - zophar.net
• 6502 プログラマーのための 65816 入門 - Brett Tabke によるCommodore Worldの記事。CMDの命令セットの概要が含まれています。
• 65C816 割り込みの調査 – 65C816 の割り込み処理に関する詳細な説明