14nmプロセス

14 nmデバイスの解像度は、電子ビームリソグラフィを用いても ポリマーレジストでは達成が困難である。さらに、電離放射線の化学的影響により、信頼できる解像度は約30 nmに制限されるが、これは最新の液浸リソグラフィでも達成可能なレベルである。ハードマスク材料と多重パターニングが必要となる。

より重大な制限は、低誘電率材料へのプラズマ損傷によるものです。損傷の程度は通常20  nmの厚さですが^{[ 6 ]}、約100 nmに達することもあります^{[ 7 ]} 。低誘電率材料の多孔質性が高まるにつれて、損傷の感度は悪化すると予想されます。比較のために、拘束されていないシリコンの原子半径は0.11 nmです。したがって、約90個のSi原子がチャネルの長さに渡って、かなりのリークが発生します。 

 Tela InnovationsとSequoia Design Systemsは、2010年頃に16 nm/14 nmノードで二重露光を可能にする手法を開発した。^{[ 8 ]} SamsungとSynopsysも当時、22  nmと16  nmの設計フローで二重パターニングの実装を開始していた。^{[ 9 ]} Mentor Graphicsは 2010年に16 nmテストチップのテープアウトを行ったと報告した。 ^{[ 10 ]}2011年1月17日、IBMはARMと提携して14nm チップ処理技術を開発すると発表した。 ^{[ 11 ]}

2011年2月18日、インテルはアリゾナ州に50億ドルを投じて新たな半導体製造工場を建設すると発表した。この工場は、 14nm製造プロセスと最先端の300mmウェハを使用してチップを製造するように設計されている。^{[ 12 ] [ 13 ]}この新しい製造工場はFab 42と名付けられ、2011年半ばに建設が開始される予定だった。インテルはこの新施設を「世界で最も先進的な大量生産施設」と謳い、2013年に稼働開始すると述べていた。その後、インテルはこの施設の開設を延期し、代わりに既存の施設を14nmチップに対応できるようにアップグレードすることを決定した。^{[ 14 ]}  2011年5月17日、インテルはXeon、Core、Atom 製品ライン向けの14nmトランジスタを含む2014年のロードマップを発表した。^{[ 15 ]}

1990年代後半、日立中央研究所の久本氏率いる日本人チームは、 TSMCの胡晨明氏やカリフォルニア大学バークレー校の研究者らを含む国際的な研究者チームとFinFET技術のさらなる開発に取り組み始めた。1998年、チームは17nm プロセスまでのデバイスの製造に成功した。その後、 2001年には15nm FinFETプロセスを開発した。 ^{[ 16 ]} 2002年、カリフォルニア大学バークレー校の国際的な研究者チーム（バングラデシュのシブリー・アーメド氏、スコット・ベル氏、イランのサイラス・タベリー氏、ジェフリー・ボコール氏、デビッド・カイザー氏、台湾積体電路製造の胡晨明氏、劉津奎王氏など）は、ゲート長10nmまでのFinFETデバイスを実証した。^{[ 16 ] [ 17 ]}

2005年、東芝は、側壁スペーサプロセスを使用して、ゲート長 15 nm、フィン 幅10  nmの15 nm FinFETプロセスを実証した。 ^{[ 18 ]} 2003年には、16 nmノードの場合、ロジックトランジスタのゲート長は約5 nmになると示唆されていた。^{[ 19 ]}  2007年12月、東芝は15ナノメートルの細い線を使用したプロトタイプのメモリユニットを実証した。^{[ 20 ]}

2009年12月、台湾政府が所有する国立ナノデバイス研究所は16nm SRAMチップを製造 した。^{[ 21 ]}

2011年9月、ハイニックスは 15nm NANDセルの開発を発表した。 ^{[ 22 ]}

2012年12月、サムスン電子は14nmチップのテープアウトを行った 。^{[ 23 ]}

2013年9月、インテルは14nm Broadwell CPUを使用したUltrabookノートパソコンを発表し、インテルCEOのブライアン・クルザニッチ氏は「CPUは今年末までに出荷される予定だ」と述べた。^{[ 24 ]}しかし、2014年2月の時点では、出荷は一時的に2014年第4四半期まで延期されていた。^{[ 25 ]} 

2014 年 8 月、インテルは、インテルの 14 nm 製造プロセスで製造される最初の製品となる、 次期Core M プロセッサの 14 nm マイクロアーキテクチャの詳細を発表しました。プレスリリースによると、Core M プロセッサをベースにした最初のシステムは 2014 年第 4 四半期に発売される予定でした。インテルのシニア フェローでテクノロジーおよび製造グループ、プロセス アーキテクチャおよび統合担当ディレクターのマーク ボーア氏は、「インテルの 14 ナノメートル技術は、第 2 世代のトライゲート トランジスタを使用して、業界をリードする性能、電力、密度、トランジスタあたりのコストを実現します」と述べています。^{[ 26 ]}

 2018年にインテルは14nmファブの生産能力不足を発表した。 ^{[ 27 ]}

2013年、SKハイニックスは 16nm NANDフラッシュの量産を開始し^{[ 28 ]}、TSMCは 16nm FinFETの生産を開始し^{[ 29 ]}、サムスンは「10nmクラス」NANDフラッシュの生産を開始した [ ^{30 ] 。}

2014年9月5日、インテルは低TDPのCore Mファミリーに属する最初の3つのBroadwellベースのプロセッサ、Core M-5Y10、Core M-5Y10a、およびCore M-5Y70を発表しました。^{[ 31 ]}

2015年2月、サムスンはフラッグシップスマートフォンであるGalaxy S6とS6 Edgeに 14nm Exynosシステムオンチップ（SoC）を搭載すると発表した。^{[ 32 ]}

2015年3月9日、Apple Inc.は14nm Intelプロセッサを採用したEarly 2015 MacBookとMacBook Proを発売した。注目すべきは、 Intel Iris Graphics 6100と3.1GHzで動作する2つのコアを備え、わずか28ワットしか消費しない i7-5557Uである。 ^{[ 33 ] [ 34 ]} 

2015年9月25日、Apple Inc.はiPhone 6Sと6S Plusを発売した。これらは以前は「デスクトップクラス」のA9チップ^{[ 35 ]} を搭載しており、Samsungが14nm、TSMC  （台湾積体電路製造）が16nmで製造していた。

2016年5月、NvidiaはTSMCの16nm FinFET技術とSamsungの14nm FinFET技術を組み込んだPascalアーキテクチャに基づくGeForce 10シリーズGPUをリリースした。 ^{[ 36 ] [ 37 ]}  

2016年6月、AMDはSamsungの14nm FinFET技術を採用したPolarisアーキテクチャに基づくRadeon RX 400 GPUをリリースした。この技術は当時、デュアルソースとしてGlobalFoundriesにライセンス供与されていた。^{[ 38 ]} 

2016年8月2日、マイクロソフトはTSMCの16nmプロセスを採用したXbox One Sを発売した。 

2017年3月2日、AMDはZenアーキテクチャに基づくRyzen CPUをリリースした。これは、以前はGlobalFoundriesにライセンス供与され、GlobalFoundriesが製造していたSamsungの14nm FinFETテクノロジーを組み込んだものである。^{[ 39 ]} 

2017年10月に発表されたNEC SX-Aurora TSUBASAプロセッサ[ 40 ^]は、 TSMCの16nm FinFETプロセスを使用し、 NEC SX スーパーコンピュータで使用するために設計された。^{[ 41 ]}

2018年7月22日、GlobalFoundriesは、 Samsungからライセンス供与を受けた14LPプロセスをベースにした12nm Leading-Performance（12LP）プロセスを発表した。^{[ 42 ]}

2018年9月、NvidiaはTSMCの12nmプロセスで製造されたTuring（マイクロアーキテクチャ）ベースのGPUをリリースした。 トランジスタ密度は1平方ミリメートルあたり2467万個のトランジスタであった。^{[ 43 ]}