10nmプロセス

半導体製造において、国際半導体技術ロードマップ（ITRS）は、「10ナノメートルプロセス」を「14nm」ノードに続くMOSFET技術ノードとして定義している。

少なくとも 1997 年以降、「プロセス ノード」は純粋にマーケティング目的で命名されており、集積回路の寸法とは何の関係もありません。^{[ 1 ]}「10nm」デバイスのゲート長、メタル ピッチ、ゲート ピッチはいずれも 10 ナノメートルではありません。^{[ 2 ] [ 3 ] [ 4 ]}例えば、GlobalFoundriesの「7 nm」プロセスは、寸法的には Intel の「10 nm」プロセスと似ています 。^{[ 5 ]} TSMC と Samsung の「10 nm」プロセスは、トランジスタ密度で Intel の「14 nm」プロセスと「10 nm」プロセスの 中間に位置します。トランジスタ密度 (1 平方ミリメートルあたりのトランジスタ数) は、トランジスタのサイズよりも重要です。なぜなら、トランジスタが小さくなっても、必ずしも性能が向上したり、トランジスタ数が増えたりするとは限らないからです。  

すべての「10 nm」プロセスは、平面シリコンCMOS技術の非平面進化版であるマルチゲートMOSFET技術の一種であるFinFET  （フィン型電界効果トランジスタ）技術に基づいています。サムスンは2013年にマルチレベルセル（MLC）フラッシュメモリチップ向けに「10 nmクラス」チップの生産を開始し、続いて2016年には10 nmプロセスを使用したSoCの生産を開始しました。TSMCは2016年に「10 nm」チップの商用生産を開始し、インテルはその後2018年に「10 nm」チップの生産を開始しました。    

ITRSが当初この技術ノードに付けた名称は「11  nm」でした。2007年版のロードマップによると、2022年までにDRAMのハーフピッチ（つまり、アレイ内の同一のフィーチャ間の距離の半分）は11 nmになると予測されていました。 

2008年、当時インテルの最高技術責任者を務めていたパット・ゲルシンガーは 、インテルは「10 nm」ノードへの「明確な道筋」を見出していると述べた。^{[ 6 ] [ 7 ]}

2011年、サムスンは 翌年に「10nm」プロセスを導入する計画を発表した。^{[ 8 ]}2012年、サムスンは「10nm」プロセスを使用して製造されたeMMCフラッシュメモリ チップを発表した。^{[ 9 ]}

2018年時点では、一般的に理解されていた「10 nm」はサムスン でのみ大量生産されていた。グローバルファウンドリーズは「10 nm」をスキップしていた。 インテルは 歩留まりの問題から、まだ「10 nm」の大量生産を開始していなかった。TSMCは「10  nm」を短命なノードと考えており、^{[ 10 ]} 2017年から2018年にかけては主にAppleのプロセッサに使用され、2018年には「 7 nm 」に移行しました。

 また、ファウンドリが宣伝する「10nm」と、 DRAMメーカーが宣伝する「10nm」の間には区別を設ける必要がある。

2013 年 4 月、サムスンは「10 nm クラス」プロセスを使用したマルチレベルセル(MLC)フラッシュメモリチップの量産を開始したと発表した。Tom's Hardware によると、サムスンはこれを「10 nm から 20 nm の間のプロセス技術ノード」と定義している。^{[ 11 ]} 2016 年 10 月 17 日、サムスン電子は「10 nm」でのSoCチップの量産を発表した。^{[ 12 ]}当時発表されたこの技術の主な課題は、金属層のトリプル パターニングであった。 ^{[ 13 ] [ 14 ]}  

TSMCは2016年初頭に「10nm」チップの商用生産を開始し 、2017年初頭に量産に移行した。^{[ 15 ]}

2017年4月21日、サムスンは同社独自の「10nm」プロセッサを搭載したGalaxy S8 スマートフォンの出荷を開始した。^{[ 16 ]}2017年6月12日、AppleはTSMC製のApple A10Xチップを「10nm」FinFETプロセスで搭載した第2世代iPad Proタブレットを発売した。^{[ 17 ]} 

2017年9月12日、AppleはApple A11を発表しました。これは、TSMCが「10nm」FinFETプロセスを使用して製造した64ビットARMベースのシステムオンチップで、 87.66mm2のダイ上に⁴³ 億個のトランジスタを搭載しています。 

2018年4月、インテルは「10 nm」メインストリームCPUの量産開始を 2019年まで延期すると発表した。 ^{[ 18 ]} 7月には、具体的な時期が年末年始に絞り込まれた。^{[ 19 ]}しかし、その間、インテルは 中国市場限定でチップの大部分が無効化された低消費電力の「10 nm」モバイルチップをリリースした。^{[ 20 ]}

2018年6月、VLSI 2018で、サムスンは「11LPP」と「8LPP」プロセスを発表しました。「11LPP」は、サムスンの「14  nm」と「10 nm」技術をベースにしたハイブリッドプロセスでした。「11LPP」は、「14LPP」のように「20 nm」BEOLではなく、「10 nm」BEOL をベースにしていました。「8LPP」は「10LPP」プロセスをベースにしていました。^{[ 21 ] [ 22 ]}  

Nvidiaは2020年9月にGeForce 30シリーズGPUを発売しました。当時、それらはSamsungの「8 nm」プロセスのカスタムバージョンである「Samsung 8N」で製造され、トランジスタ密度は1 mm ² あたり4456万個のトランジスタでした。^{[ 23 ] [ 24 ]}

DRAM業界では「10nm クラス」という用語がよく使われますが、この寸法は一般的にアクティブ領域のハーフピッチを指します。「10nm 」ファウンドリ構造は通常、これよりもはるかに大きくなります。 

一般的に「10  nm クラス」とは、10～19 nm のフィーチャーサイズを持つ DRAM を指し 、2016年頃に初めて導入されました。2020 年現在、「10 nm クラス」 DRAMには 3 世代があります。1x nm (19～17 nm、Gen1)、1y nm (16～14 nm、Gen2)、1z nm (13～11 nm、Gen3)。^{[ 43 ]}第 3 世代の「1z」 DRAM は、2019 年頃にSamsungによって初めて導入され、当初は EUV リソグラフィを使用せずに ArF リソグラフィを使用して製造されるとされていました。^{[ 44 ] [ 45 ]}その後の製造では EUV リソグラフィが使用されました。^{[ 46 ]}        

サムスンは、1zの次のノード（第4世代「10nm クラス」）DRAMを 「D1a」（当時2021年に生産開始予定）と命名し、さらにその先を「D1b」（当時2022年に生産開始予定）と命名した。マイクロンは、後続の「ノード」は「D1α」および「D1β」である。^{[ 47 ]} Micronは2021年初頭に1αクラスDRAMの量産出荷を発表した。^{[ 48 ]}