プログラマブルロジックデバイス

1970年、テキサス・インスツルメンツはIBMの読み出し専用連想メモリ（ROAM）をベースにしたマスクプログラマブルICを開発した。このデバイス、TMS2000は、ICの製造中に金属層を変更することでプログラムされた。TMS2000は最大17個の入力と18個の出力を持ち、メモリとして8個のJKフリップフロップを備えていた。TIはこのデバイスをプログラマブルロジックアレイと名付けた。 ^{[ 4 ]}

プログラマブルロジックアレイ（PLA）は、プログラマブルANDゲートアレイとプログラマブルORゲートアレイから構成され、ORゲートアレイは条件付きで反転処理され、出力を生成します。PLAはROMの概念に似ていますが、ROMのように変数の完全なデコードや最小項の生成は行いません。

プログラマブルロジックシーケンサ（PLS/FPLS）はPLAに似ていますが、いくつかの状態機械を作成できるように、多数のフリップフロップを使用した積分レジスタ出力を備えています。Signeticsは1979年に最初のFPLSを発表しました。^{[ 11 ]}

PALデバイスは、「固定OR、プログラマブルAND」平面に配置されたトランジスタセルのアレイを備えており、入力と出力からの同期または非同期フィードバックに基づいて、各出力に対する「積和」バイナリ論理式を実装するために使用されます。

MMIは1978年に画期的なデバイス、プログラマブルアレイロジック（PAL）を発表しました。プログラマブルORアレイを省略したため、SigneticsのFPLAよりもシンプルなアーキテクチャでした。これにより、部品はより高速、小型、そして安価になりました。PALは20ピン300ミルDIPパッケージで提供され、FPLAは28ピン600ミルパッケージでした。PALハンドブックは設計プロセスを分かりやすく解説しました。PALASM設計ソフトウェア（PALアセンブラ）は、エンジニアのブール方程式を、部品のプログラミングに必要なヒューズパターンに変換しました。PALデバイスはすぐにNational Semiconductor、Texas Instruments、AMDによって二次供給されました。

MMIが20ピンPAL部品で成功を収めた後、AMDは追加機能を備えた24ピン22V10 PALを発表しました。AMDはMMIを買収した後（1987年）、統合事業をVantisとして分社化し、その事業は1999年にLattice Semiconductorに買収されました。

PALを改良したのが、1985年にラティス・セミコンダクター社が開発した汎用アレイロジックデバイス（GAL）です。このデバイスはPALと同じ論理特性を持ちながら、消去と再プログラミングが可能です。GALは​​、ロジックのバグを再プログラミングによって修正できる設計のプロトタイプ段階で非常に役立ちます。GALのプログラミングと再プログラミングは、PALプログラマを使用するか、対応するチップの場合はインサーキットプログラミング技術を使用して行います。

ラティスGALは、CMOSと電気的に消去可能な（E2 ^）フローティングゲート技術を組み合わせた、高速かつ低消費電力のロジックデバイスです。同様のデバイスとして、PEEL（プログラマブル電気的消去可能ロジック）がInternational CMOS Technology（ICT）社によって開発されました。

GALチップは、後述する複雑プログラマブルロジックデバイス（CPLD）を補完する、単純プログラマブルロジックデバイス（SPLD）と呼ばれることもあります。

PALとGALは、数百個の論理ゲートに相当する小型サイズのみで提供されています。より大規模な論理回路には、複雑なPLDまたはCPLDを使用できます。これらは、プログラマブルな相互接続によって連結された複数のPALに相当する機能を、すべて1つの集積回路に内蔵しています。CPLDは、数千個、あるいは数十万個もの論理ゲートを置き換えることができます。

CPLDの中にはPALプログラマを使用してプログラムされるものもありますが、数百ピンのデバイスではこの方法は不便になります。もう一つのプログラミング方法は、デバイスをプリント基板にはんだ付けし、パーソナルコンピュータからシリアルデータストリームを送信することです。CPLDには、データストリームをデコードして、指定された論理機能を実行するようにCPLDを構成する回路が内蔵されています。AlteraやAtmel（現在はMicrochip）などの一部のメーカーは、JTAGを使用して.JAMファイルから回路内でCPLDをプログラムします。

PALがGALやCPLDへと発展していく一方で（上記で全て説明した通り）、別の開発の流れも進んでいた。このタイプのデバイスはゲートアレイ技術に基づいており、フィールドプログラマブルゲートアレイ（FPGA）と呼ばれている。FPGAの初期の例としては、1970年代後半にSignetics社が発表した82S100アレイと82S105シーケンサが挙げられる。82S100はAND演算項のアレイであり、82S105はフリップフロップ機能も備えていた。

（注：Signetics社の82S100および類似のICは、ANDプレーン＋ORプレーンのPLA構造を採用しています。）

FPGAは論理ゲートのグリッドを使用し、一度保存されたデータは、通常のゲートアレイと同様に変更されません。フィールドプログラマブルという用語は、デバイスが製造元ではなく顧客によってプログラムされることを意味します。FPGAとゲートアレイは似ていますが、ゲートアレイは製造時に工場でのみ構成できます。^{[ 12 ] [ 13 ] [ 14 ]}

FPGAは通常、大型のCPLDと同様の方法で回路基板にはんだ付けされた後にプログラムされます。ほとんどの大型FPGAでは、構成は揮発性であり、電源が投入されるたび、または異なる機能が必要な場合は、デバイスに再ロードする必要があります。構成は通常、構成PROM、EEPROM、またはフラッシュメモリに保存されます。^{[ 15 ]} EEPROMバージョンは、システム内でプログラム可能（通常はJTAG経由）です。

FPGAとCPLDの違いは、FPGAが内部的にルックアップテーブル（LUT）に基づいているのに対し、CPLDはゲート群（例えば積和演算）で論理関数を構成する点です。CPLDはよりシンプルな設計向けであり、FPGAはより複雑な設計向けです。一般的に、CPLDは幅広い組み合わせ論理回路に適していますが、FPGAはマイクロプロセッサなどの大規模なステートマシンに適しています。

これらは、固定機能と、プロセッサ上で実行されるコードによって変更可能な機能の両方を備えたマイクロプロセッサ回路です。自己変更型システムを設計するには、エンジニアが新しい手法を習得し、新しいソフトウェアツールを開発する必要があります。

現在販売されているPLDは、固定機能マイクロプロセッサ（いわゆるコア）をプログラマブルロジックで囲んだ構造になっています。これらのデバイスにより、設計者はマイクロプロセッサの動作を気にすることなく、設計に新機能を追加することに集中できます。また、固定機能マイクロプロセッサは、同じプロセッサを実装するプログラマブルゲートアレイの一部よりもチップ上の占有面積が小さいため、プログラマブルゲートアレイには設計者が独自に設計した回路を配置するためのスペースをより多く確保できます。

消去可能なプログラマブルロジックデバイス（EPLD）は、あらかじめ接続されていないPLDアレイで構成される集積回路であり、接続はユーザーによって電気的にプログラムされます。ほとんどのGALおよびFPGAデバイスは、EPLDまたはEEPLDの例です。

EPROMと同じ技術を使用しているEPLDは、パッケージ内に石英窓があり、紫外線にさらすことで消去できます。^{[ 16 ] [ 17 ]}

EEPROMと同じ技術を使用して、EEPLDは電気的に消去できます。^{[ 16 ] [ 17 ]}