Loading article…
単純プログラマブルロジックデバイス（SPLD）は、複雑プログラマブルロジックデバイス（CPLD）よりも複雑さが低いプログラマブルロジックデバイスです。
この用語は一般的に、 ROM、PAL、PLA、GALなどのデバイスを指します。
シンプルプログラマブルロジックデバイス（SPLD）は、プログラマブルロジックデバイスの中で最もシンプルで小型かつ安価な形態です。SPLDは、7400シリーズTTLなどの標準的なロジックコンポーネント（AND、OR、NOTゲート）を置き換えるために基板上で使用できます。
これらは通常、4～22個の完全接続されたマクロセルで構成されます。これらのマクロセルは通常、組み合わせ論理回路（ANDゲートやORゲートなど）とフリップフロップで構成されます。つまり、各マクロセル内に小さなブール論理式を構築できます。この式は、複数のバイナリ入力の状態を組み合わせてバイナリ出力を生成し、必要に応じて、次のクロックエッジまでその出力をフリップフロップに格納します。もちろん、使用可能な論理ゲートやフリップフロップの詳細は、メーカーや製品ファミリーによって異なります。しかし、基本的な考え方は常に同じです。
ほとんどのSPLDは、機能を定義するためにヒューズまたは不揮発性メモリセル（EPROM、EEPROM、フラッシュメモリなど）のいずれかを使用します。
これらのデバイスは、以下のようにも呼ばれています。
PLDはアドレスデコードによく使用され、従来使用されていた7400シリーズTTL部品に比べていくつかの明確な利点があります。1つのチップで済むため、複数のチップを使うよりも基板面積、消費電力、配線が少なくて済みます。チップ内部の設計は柔軟性が高く、ロジックを変更しても基板の配線をやり直す必要がありません。新しい設計でプログラムされた別のPLDに交換するだけで、デコードロジックを変更できます。
Ferdjallah, Mohammed (2011). 「1.7 シンプルなプログラマブルロジックデバイス」『デジタルシステム入門：VHDLを用いたモデリング、合成、シミュレーション』 John Wiley & Sons. ISBN 9780470900550。{{cite book}}:|website=無視されました (ヘルプ)