Loading article…
プログラマブルロジックデバイス（プログラマブルアレイロジックや複合プログラマブルロジックデバイスなど）は、通常、各出力ピンにマクロセルを備えています。
マクロセルアレイは、 ASICの設計および製造における手法の一つです。基本的には、ゲートアレイとよく似ていますが、単純な論理ゲートをあらかじめ配置したアレイではなく、フリップフロップ、ALU関数、レジスタなどの高レベル論理関数をあらかじめ配置したアレイです。これらの論理関数は、あらかじめ定義された一定の位置に配置され、通常マスタースライスと呼ばれるウェハ上に製造されます。特定の機能を持つ回路の作成は、製造工程の後半でマスタースライス上のチップに金属配線を追加することによって行われ、チップの機能を必要に応じてカスタマイズできます。
マクロセルアレイのマスタースライスは、通常、顧客からの注文に関わらず大量に事前に製造・保管されます。個々の顧客仕様に応じた製造は、標準セルやフルカスタム設計に比べて短時間で完了する可能性があります。マクロセルアレイ方式では、カスタムマスクの製造枚数が少なくなるため、マスクコストが削減されます。さらに、同じダイサイズで製造されるすべてのマクロセルアレイ製品に同じテスト治具を使用できるため、製造テスト治具のリードタイムとコストも削減されます。
欠点としては、他のASIC設計手法に比べて密度と性能がやや低い点が挙げられます。しかし、この方式は少量生産においてはしばしば有効なアプローチとなります。