MIPSアーキテクチャ

MIPS（マイクロプロセッサ、インターロック付きパイプラインステージなし）^[1]は、米国に拠点を置くMIPSコンピュータシステムズ（現MIPSテクノロジーズ）が開発した縮小命令セットコンピュータ（RISC）命令セットアーキテクチャ（ISA）^{[2] ：A-1  [3] ：19の}ファミリです。

MIPSには、MIPS I、II、III、IV、Vなど複数のバージョンがあり、MIPS32/64の5つのリリース（それぞれ32ビット実装と64ビット実装）もあります。初期のMIPSアーキテクチャは32ビットで、64ビットバージョンは後に開発されました。2017年4月現在、MIPSの現在のバージョンはMIPS32/64リリース6です。^{[4] [5]} MIPS32/64は、ユーザーモードアーキテクチャに加えて、特権カーネルモードシステム制御コプロセッサを定義する点で、MIPS I～Vと主に異なります。

MIPSアーキテクチャには、いくつかのオプションの拡張機能があります。MIPS -3Dは、 3Dコンピュータグラフィックス専用の浮動小数点 SIMD命令のシンプルなセットです。^[6] MDMX （MaDMaX）は、 64ビット浮動小数点レジスタを使用するより拡張性の高い整数SIMD命令セットです。MIPS16eは、命令ストリームに圧縮を追加してプログラムに必要なメモリを削減します。^[7] MIPS MTは、マルチスレッド機能を追加します。^[8]

大学や専門学校のコンピュータアーキテクチャの授業では、MIPSアーキテクチャがよく勉強されます。^{[9]このアーキテクチャは、} Alphaなどの後のRISCアーキテクチャに大きな影響を与えました。2021年3月、MIPSはRISC-Vへの移行に伴い、MIPSアーキテクチャの開発を終了したことを発表しました。^[10]

MIPSアーキテクチャの最初のバージョンは、MIPSコンピュータシステムズ社が、最初のMIPS実装であるR2000マイクロプロセッサ用に設計した。MIPSとR2000は1985年に同時に発表された。 ^{[11] [検証失敗]} MIPS IIが発表されたとき、MIPSは新しいバージョンと区別するためにMIPS Iに改名された。 ^{[3] : 32}

MIPS Computer SystemsのR6000マイクロプロセッサ（1989年）は、最初のMIPS II実装でした。^{[3] : 8}サーバー用に設計されたR6000は、Bipolar Integrated Technologyによって製造および販売されましたが、商業的には失敗でした。1990年代半ば、組み込みシステム用の新しい32ビットMIPSプロセッサの多くはMIPS II実装でした。これは、1991年に64ビットMIPS IIIアーキテクチャが導入されたため、1999年にMIPS32が導入されるまで、MIPS IIが最新の32ビットMIPSアーキテクチャであったためです。^{[3] : 19}

MIPS Computer SystemsのR4000マイクロプロセッサ (1991) は、MIPS III の最初の実装でした。これは、パーソナル コンピュータ、ワークステーション、およびサーバ コンピュータで使用するために設計されました。MIPS Computer Systems は、MIPS アーキテクチャと R4000 を積極的に推進し、Advanced Computing Environment (ACE) コンソーシアムを設立して、MIPS を主要なパーソナル コンピューティング プラットフォームとして確立することを目指したAdvanced RISC Computing (ARC) 標準を推進しました。ARC はパーソナル コンピュータではあまり成功しませんでしたが、R4000 (および R4400 派生製品) は、ワークステーションやサーバ コンピュータで広く使用され、特に最大のユーザであるSilicon Graphics が使用しました。R4000 は、その他の用途として、ハイエンドの組み込みシステムやスーパーコンピュータにも使用されました。MIPS III は、最終的に多くの組み込みマイクロプロセッサによって実装されました。Quantum Effect DesignのR4600 (1993) とその派生製品は、ハイエンドの組み込みシステムやローエンドのワークステーションやサーバで広く使用されました。 MIPS Technologies のR4200 (1994) は、組み込みシステム、ラップトップ、およびパーソナル コンピュータ向けに設計されました。派生製品の R4300i はNEC Electronicsによって製造され、 Nintendo 64ゲーム コンソールで使用されました。Nintendo 64 は、 PlayStationとともに、1990 年代半ばに MIPS アーキテクチャ プロセッサを最も多く使用した機器の 1 つでした。

最初の MIPS IV 実装は、MIPS Technologies R8000マイクロプロセッサ チップセット (1994 年) でした。R8000 の設計は Silicon Graphics, Inc. で開始され、大規模な浮動小数点ワークロードで高いパフォーマンスが重要となる科学技術アプリケーション向けのハイエンド ワークステーションとサーバーでのみ使用されました。その後の実装は、MIPS Technologies R10000 (1996 年)、Quantum Effect Devices R5000 (1996 年)、RM7000 (1998 年) でした。NEC Electronics と Toshiba によって製造および販売された R10000 とその派生製品は、NEC、Pyramid Technology、Silicon Graphics、Tandem Computers (その他) によってワークステーション、サーバー、スーパーコンピューターで使用されました。R5000 と R7000 は、ハイエンドの組み込みシステム、パーソナル コンピューター、ローエンドのワークステーションとサーバーで使用されました。東芝の R5000 の派生製品である R5900 は、ソニー・コンピュータエンタテインメントのEmotion Engineに使用されており、同社のPlayStation 2ゲーム機に搭載されていました。

1996 年 10 月 21 日、マイクロプロセッサ フォーラム 1996 でMIPS デジタル メディア拡張(MDMX) 拡張とともに発表された MIPS V は、3D グラフィックス変換のパフォーマンスを向上させるために設計されました。^[12] 1990 年代半ば、非組み込み MIPS マイクロプロセッサの主な用途は、Silicon Graphics のグラフィックス ワークステーションでした。MIPS V は整数のみの MDMX 拡張によって完成し、3D グラフィックス アプリケーションのパフォーマンスを向上させる完全なシステムを提供しました。^[13] MIPS V の実装は導入されませんでした。1997 年 5 月 12 日、Silicon Graphics は H1 ("Beast") および H2 ("Capitan") マイクロプロセッサを発表しました。前者は最初のMIPS V実装となる予定で、1999年前半に導入される予定でした。^[14] H1プロジェクトとH2プロジェクトは後に統合され、最終的には1998年に中止されました。MIPS V実装は存在しませんが、MIPS64リリース1（1999）はMIPS Vに基づいており、Paired-Singleと呼ばれるオプションのコプロセッサ1（FPU）機能としてそのすべての機能を保持しています。

1998年にMIPS TechnologiesがSilicon Graphicsからスピンアウトしたとき、同社は組み込み市場に再び焦点を合わせた。MIPS Vまで、各後継バージョンは前のバージョンの厳密なスーパーセットであったが、この特性が問題であることが判明し^[要出典]、アーキテクチャ定義が変更され、32ビットと64ビットのアーキテクチャであるMIPS32とMIPS64が定義された。両方とも1999年に導入された。^[15] MIPS32はMIPS IIをベースにMIPS III、MIPS IV、MIPS Vの一部の機能を追加したもので、MIPS64はMIPS Vをベースにしている。^[15] NEC、東芝、SiByte（後にBroadcomが買収）はそれぞれ、MIPS64が発表されるとすぐにライセンスを取得した。その後、 Philips、LSI Logic、IDT、Raza Microelectronics、Inc.、Cavium、Loongson Technology、Ingenic Semiconductorが加わった。 MIPS32/MIPS64リリース5は2012年12月6日に発表されました。^{[16] MIPSのプロダクトマーケティングディレクターによると、リリース4がスキップされたのは、多くのアジア文化では数字の4が}不吉とみなされているためです。^[17]

2018年12月、MIPSアーキテクチャの新しい所有者であるWave Computingは、MIPS ISAをMIPS Open initiativeと呼ばれるプログラムでオープンソース化すると発表しました。^[18]このプログラムは、32ビットと64ビットの両方の設計の最新バージョンへのアクセスを開放し、ライセンス料やロイヤリティ料なしで利用できるようにし、参加者に既存のMIPS特許のライセンスを付与することを目的としていました。^{[19] [20] [21]}

2019年3月には、アーキテクチャの1つのバージョンがロイヤリティフリーのライセンスで利用可能になりましたが^[22]、その年の後半にプログラムは再び停止されました。^[23]

2021年3月、Wave ComputingはMIPSアーキテクチャの開発を中止したことを発表しました。同社はRISC-V財団に加盟しており、将来のプロセッサ設計はRISC-Vアーキテクチャに基づくものとなります。^{[10] [24]}それにもかかわらず、Loongsonなどの一部のライセンシーは、独自にMIPS互換ISAの新しい拡張を続けています。^[25]

2024年1月、ルンソンはMIPSアーキテクチャの使用権をめぐる訴訟で勝訴した。^[26]

MIPS は、最大 4 つのコプロセッサ(CP0/1/2/3) をサポートするモジュラー アーキテクチャです。MIPS の用語では、CP0 はシステム制御コプロセッサ (MIPS I ～ V で実装定義されるプロセッサの重要な部分)、CP1 はオプションの浮動小数点ユニット(FPU)、CP2/3 はオプションの実装定義コプロセッサです (MIPS III では CP3 が削除され、そのオペコードは他の目的で再利用されました)。たとえば、PlayStationビデオ ゲーム コンソールでは、CP2 はジオメトリ変換エンジン(GTE) であり、3D コンピュータ グラフィックスのジオメトリの処理を高速化します。

MIPS はロード/ストア アーキテクチャ(レジスタ レジスタ アーキテクチャとも呼ばれます) であり、メモリへのアクセスに使用されるロード/ストア命令を除き、すべての命令はレジスタに対して実行されます。

MIPS I には 32 個の 32 ビット汎用レジスタ (GPR) があります。レジスタ$0はゼロにハードワイヤードされており、書き込みは破棄されます。レジスタ$31はリンク レジスタです。他の命令とは非同期に実行される整数乗算命令と除算命令用に、32 ビット レジスタのペアHIとLOが提供されています。汎用レジスタと HI/LO レジスタ間でデータをコピーするための命令セットがいくつかあります。

プログラム カウンターは 32 ビットです。MIPS I 命令は 32 ビット長で、自然なワード境界に揃えられているため、下位 2 ビットには常にゼロが含まれます。

命令は、R（レジスタ）、I（即値）、J（ジャンプ）の3種類に分けられます。すべての命令は6ビットのオペコードで始まります。オペコードに加えて、R型命令は3つのレジスタ、^[27]シフト量フィールド、および機能フィールドを指定します。I型命令は2つのレジスタと16ビットの即値を指定します。J型命令は、オペコードの後に​​26ビットのジャンプ先を指定します。^{[2] : A-174}

コア命令セットに使用される 3 つの形式は次のとおりです。

MIPS I には、8 ビット バイト、16 ビット ハーフワード、および 32 ビット ワードをロードおよびストアする命令があります。サポートされているアドレッシング モードは、ベース + 変位の 1 つだけです。MIPS I は 32 ビット アーキテクチャであるため、32 ビット未満の量をロードするには、データを 32 ビットに符号拡張するかゼロ拡張する必要があります。末尾に "unsigned" が付いているロード命令はゼロ拡張を実行します。それ以外の場合は、符号拡張が実行されます。ロード命令は、ベースを GPR (rs) の内容から取得し、結果を別の GPR (rt) に書き込みます。ストア命令は、ベースを GPR (rs) の内容から取得し、ストア データを別の GPR (rt) から取得します。すべてのロード命令とストア命令は、ベースと符号拡張された 16 ビット即値を合計してメモリ アドレスを計算します。MIPS I では、すべてのメモリ アクセスを自然なワード境界に揃える必要があります。そうでない場合は、例外が通知されます。効率的な非整列メモリ アクセスをサポートするために、"left" または "right" が末尾に付いたロード/ストア ワード命令があります。すべてのロード命令の後には、ロード遅延スロットが続きます。ロード遅延スロット内の命令は、ロード命令によってロードされたデータを使用できません。ロード遅延スロットは、ロードに依存しない命令で埋めることができます。そのような命令が見つからない場合は、nop で置き換えられます。

MIPS I には、加算と減算を実行する命令があります。これらの命令は、2 つの GPR (rs と rt) からオペランドを取得し、その結果を 3 番目の GPR (rd) に書き込みます。または、加算では、オペランドの 1 つを 16 ビットの即値 (32 ビットに符号拡張) から取得できます。加算と減算の命令には 2 つのバリエーションがあります。デフォルトでは、結果がオーバーフローすると例外が通知されます。接尾辞が "unsigned" の命令は例外を通知しません。オーバーフロー チェックは、結果を 32 ビットの 2 の補数整数として解釈します。MIPS I には、ビット単位の論理 AND、OR、XOR、および NOR を実行する命令があります。これらの命令は、2 つの GPR からオペランドを取得し、その結果を 3 番目の GPR に書き込みます。AND、OR、および XOR 命令は、オペランドの 1 つを 16 ビットの即値 (32 ビットにゼロ拡張) から取得することもできます。関係の設定命令は、指定された関係が真か偽かに応じて、宛先レジスタに 1 または 0 を書き込みます。これらの命令は、2 つの GPR または 1 つの GPR と 16 ビット即値 (32 ビットに符号拡張) からオペランドを取得し、その結果を 3 番目の GPR に書き込みます。デフォルトでは、オペランドは符号付き整数として解釈されます。これらの命令のバリアントで「unsigned」が末尾に付いているものは、オペランドを符号なし整数として解釈します (符号拡張された 16 ビット即値からオペランドを取得するものも含む)。

Load Upper Immediate 命令は、16 ビットの即値を GPR の上位 16 ビットにコピーします。これは、Or Immediate 命令と組み合わせて使用​​され、32 ビットの即値をレジスタにロードします。

MIPS I には、左および右の論理シフトと右の算術シフトを実行する命令があります。オペランドは GPR (rt) から取得され、結果は別の GPR (rd) に書き込まれます。シフト距離は GPR (rs) または 5 ビットの「シフト量」(「sa」フィールド) のいずれかから取得されます。

MIPS I には、符号付きおよび符号なし整数の乗算と除算の命令があります。これらの命令は、2 つの GPR からオペランドを取得し、その結果を HI および LO と呼ばれる 32 ビット レジスタのペアに書き込みます。これは、他の CPU 命令とは別に (同時に) 実行できるためです。乗算の場合、64 ビット積の上位半分と下位半分がそれぞれ HI と LO に書き込まれます。除算の場合、商が LO に、剰余が HI に書き込まれます。結果にアクセスするために、HI または LO の内容を GPR にコピーする 2 つの命令 (Move from HI および Move from LO) が用意されています。これらの命令は連動しており、HI および LO の読み取りは、HI および LO に書き込む未完了の算術命令を超えて進むことはありません。別の 2 つの命令 (Move to HI または Move to LO) は、GPR の内容を HI および LO にコピーします。これらの命令は、例外処理後に HI と LO を元の状態に戻すために使用されます。HI または LO を読み取る命令は、HI または LO に書き込まない 2 つの命令で区切る必要があります。

すべての MIPS I 制御フロー命令の後には、分岐遅延スロットが続きます。分岐遅延スロットが有用な作業を実行する命令で埋められない限り、nop が代用されます。MIPS I 分岐命令は、GPR (rs) の内容をゼロまたは別の GPR (rt) と符号付き整数として比較し、指定された条件が満たされる場合に分岐します。制御は、16 ビット オフセットを 2 ビット左にシフトし、18 ビットの結果を符号拡張し、32 ビットの符号拡張結果をプログラム カウンタ (命令アドレス) と 8 ₁₀の合計に加算して計算されたアドレスに転送されます。ジャンプには、絶対ジャンプとレジスタ間接ジャンプの 2 つのバージョンがあります。絶対ジャンプ ("ジャンプ" および "ジャンプとリンク") は、26 ビットの instr_index を 2 ビット左にシフトし、28 ビットの結果を分岐遅延スロットの命令のアドレスの上位 4 ビットと連結して、制御が転送されるアドレスを計算します。レジスタ間接ジャンプは、GPR (rs) からソースされたアドレスの命令に制御を移します。GPR からソースされたアドレスはワード アラインされている必要があります。そうでない場合は、分岐遅延スロットの命令が実行された後に例外が通知されます。リンクする分岐およびジャンプ命令 (「ジャンプおよびリンク レジスタ」を除く) は、戻りアドレスを GPR 31 に保存します。「ジャンプおよびリンク レジスタ」命令では、戻りアドレスを任意の書き込み可能な GPR に保存できます。

MIPS I には、ソフトウェアが例外を通知するための 2 つの命令、システム コールとブレークポイントがあります。システム コールは、ユーザー モード ソフトウェアがカーネル呼び出しを行うために使用され、ブレークポイントは、カーネルの例外ハンドラを介してデバッガに制御を渡すために使用されます。両方の命令には、例外ハンドラの動作環境固有の情報を含めることができる 20 ビットのコード フィールドがあります。

MIPS には 32 個の浮動小数点レジスタがあります。2 つのレジスタは、倍精度数値用にペアになっています。奇数番号のレジスタは、倍精度レジスタ ペアの一部としてのみ、算術演算や分岐に使用できません。その結果、ほとんどの命令で 16 個のレジスタが使用可能になります (移動/コピーおよびロード/ストアは影響を受けません)。

単精度は .s サフィックスで表され、倍精度は .d サフィックスで表されます。

MIPS II ではロード遅延スロットが削除され^{[3] : 41}、いくつかの命令セットが追加されました。共有メモリ マルチプロセッシング用に、Synchronize Shared Memory、Load Linked Word、Store Conditional Word命令が追加されました。^[28] Trap-on-Condition 命令のセットが追加されました。これらの命令は、評価された条件が true の場合に例外を発生させます。既存のすべての分岐命令には、分岐が実行される場合にのみ分岐遅延スロット内の命令を実行する分岐ライクバージョンが与えられました。 ^{[3] : 40}これらの命令は、有用な命令で分岐遅延スロットを埋めることができるため、特定のケースでパフォーマンスが向上します。^{[3] : 212} COP1～3 用のダブルワード ロードおよびストア命令が追加されました。他のメモリ アクセス命令と同様に、これらのロードおよびストアではダブルワードが自然にアラインされている必要がありました。

浮動小数点コプロセッサの命令セットにも、いくつかの命令が追加されました。IEEE 754 準拠の浮動小数点平方根命令が追加されました。これは、単精度と倍精度の両方のオペランドをサポートしていました。単精度と倍精度の浮動小数点数を 32 ビット ワードに変換する命令セットが追加されました。これらは、IEEE 丸めモードを浮動小数点制御およびステータス レジスタではなく命令で指定できるようにすることで、既存の変換命令を補完しました。

MIPS III は、64 ビットのメモリ アドレッシングと整数演算のサポートを追加した、MIPS II の下位互換性のある拡張です。64 ビットのデータ型はダブルワードと呼ばれ、MIPS III ではこれをサポートするために、汎用レジスタ、HI/LO レジスタ、プログラム カウンタを 64 ビットに拡張しました。ダブルワードのロードとストア、整数の加算、減算、乗算、除算、シフト演算の実行、GPR と HI/LO レジスタ間のダブルワードの移動を行う新しい命令が追加されました。共有メモリ マルチプロセッシング用に、Load Linked Double Word 命令とStore Conditional Double Word命令が追加されました。^[28]元々 32 ビット ワードを操作するように定義されていた既存の命令は、必要に応じて 32 ビットの結果を符号拡張して、ほとんどの命令でワードとダブルワードを同一に扱えるように再定義されました。再定義された命令の 1 つがLoad Wordです。MIPS III では、この命令はワードを 64 ビットに符号拡張します。Load Word を補完するために、ゼロ拡張するバージョンが追加されました。

R 命令フォーマットでは 64 ビット シフトの完全なシフト距離を指定できないため (5 ビットのシフト量フィールドはダブルワードのシフト距離を指定するには狭すぎる)、MIPS III では各 MIPS I シフト命令の 3 つの 64 ビット バージョンを提供する必要がありました。最初のバージョンは元のシフト命令の 64 ビット バージョンで、0 ～ 31 ビットの定数シフト距離を指定するために使用されます。2 番目のバージョンは最初のバージョンと似ていますが、シフト量フィールドの値に 32 ₁₀を追加して、32 ～ 63 ビットの定数シフト距離を指定できるようにしています。3 番目のバージョンでは、GPR の下位 6 ビットからシフト距離を取得します。

MIPS III では、既存のカーネル権限レベルとユーザー権限レベルの間にスーパーバイザ権限レベルが追加されました。この機能は、実装定義のシステム制御プロセッサ (コプロセッサ 0) にのみ影響します。

MIPS III はコプロセッサ 3 (CP3) サポート命令を削除し、そのオペコードを新しいダブルワード命令に再利用しました。残りのコプロセッサには、コプロセッサ レジスタと GPR 間でダブルワードを移動する命令が追加されました。浮動小数点汎用レジスタ (FGR) は 64 ビットに拡張され、命令が偶数番号のレジスタのみを使用するという要件が削除されました。これは、アーキテクチャの以前のバージョンとは互換性がありません。浮動小数点制御/ステータス レジスタの 1 ビットは、MIPS III 浮動小数点ユニット (FPU) を MIPS I および II 互換モードで操作するために使用されます。浮動小数点制御レジスタは、互換性のために拡張されませんでした。追加された唯一の新しい浮動小数点命令は、CPU と FPU 間でダブルワードをコピーする命令、単精度および倍精度の浮動小数点数をダブルワード整数に変換する命令、およびその逆の変換です。

MIPS IVは、アーキテクチャの4番目のバージョンです。これはMIPS IIIのスーパーセットであり、既存のすべてのバージョンのMIPSと互換性があります。^{[29] ：A-1} MIPS IVは、主に浮動小数点（FP）パフォーマンスを向上させるために設計されました。オペランドへのアクセスを改善するために、FPロードとストア用のインデックス付きアドレッシングモード（ベース+インデックス、両方ともGPRからソース）が追加されました。また、メモリプリフェッチを実行し、キャッシュヒントを指定するためのプリフェッチ命令も追加されました（これらは、ベース+オフセットとベース+インデックスの両方のアドレッシングモードをサポートしていました）。

MIPS IV では、命令レベルの並列性を向上させる機能がいくつか追加されました。単一の条件ビットによって生じるボトルネックを軽減するために、浮動小数点制御およびステータス レジスタに 7 つの条件コード ビットが追加され、合計が 8 つになりました。FP 比較命令と分岐命令は、どの条件ビットが書き込まれるか、または読み込まれるかを指定できるように再定義され、以前の FP 比較によって書き込まれた条件ビットを読み取る FP 分岐間の遅延スロットは削除されました。GPRと FPR の両方に対する条件付き移動命令の形で部分的述語のサポートが追加され、実装では IEEE 754 トラップに対して正確な例外と不正確な例外のどちらを使用するかを選択できるようになりました。

MIPS IV では、単精度および倍精度の FPN の両方に、融合乗算加算または減算、逆数、逆数平方根といういくつかの新しい FP 演算命令が追加されました。FP 融合乗算加算または減算命令は、1 回または 2 回の丸め (実装定義) を実行して、IEEE 754 の精度要件を超えるか、それを満たします (それぞれ)。FP 逆数および逆数平方根命令は、IEEE 754 の精度要件に準拠しておらず、最後の桁の 1 単位または 2 単位だけ必要な精度と異なる結果を生成します (実装定義)。これらの命令は、命令のレイテンシが精度よりも重要なアプリケーションに役立ちます。

MIPS V では、既存の 64 ビット浮動小数点レジスタに格納された 2 つの単精度 (32 ビット) 浮動小数点数で構成される新しいデータ型 Paired Single (PS) が追加されました。算術、比較、条件付き移動などの既存の浮動小数点命令のバリエーションが追加され、このデータ型を SIMD 形式で操作できるようになりました。PS データのロード、並べ替え、変換用の新しい命令も追加されました。^{[3] : 426–429}これは、既存のリソースで浮動小数点 SIMD を活用した最初の命令セットでした。^[13]

MIPS II をベースにした MIPS32 の最初のリリースでは、条件付き移動、プリフェッチ命令、および 64 ビット プロセッサの R4000 および R5000 ファミリのその他の機能が追加されました。^[15] MIPS64 の最初のリリースでは、32 ビット コードを実行するために MIPS32 モードが追加されました。^[15]以前は一部の実装で使用可能だったMUL および MADD (乗算加算) 命令が、キャッシュ制御命令と同様に MIPS32 および MIPS64 仕様に追加されました。^[15]キャッシュ制御の目的で、SYNCおよびSYNCI命令の両方が用意されました。^{[30] [31]}

2014年のMIPS32/MIPS64リリース6では以下が追加された: ^[32]

• 遅延スロットのない新しいブランチ ファミリ:
  • 無条件分岐（BC）と26ビットオフセットの分岐リンク（BALC）、
  • 21ビットオフセットによるゼロ/非ゼロの条件分岐、
  • 符号付きおよび符号なしの条件分岐の完全なセットは、2つのレジスタ（例：BGTUC）またはレジスタとゼロ（例：BGTZC）を比較します。
  • レジスタをゼロと比較する分岐リンクの完全なセット (例: BGTZALC)。
• 大きな絶対アドレスをサポートするために設計された、遅延スロットのないインデックス ジャンプ命令。
• 16 ビット即値をビット位置 16、32、または 48 にロードする命令。これにより、大きな定数を簡単に生成できます。
• PC 相対ロード命令、および大きな (PC 相対) オフセットによるアドレス生成。
• ビット反転およびバイトアラインメント命令 (以前は DSP 拡張でのみ使用可能)。
• 乗算命令と除算命令が再定義され、結果に単一のレジスタを使用するようになりました。
• 真理値を生成する命令は、0ビットをクリア/設定するだけでなく、すべて0またはすべて1を生成するようになりました。
• 真理値を使用する命令では、0 ビットだけを見るのではなく、すべてゼロを false として解釈するようになりました。

あまり使用されない命令を削除しました:

• いくつかの条件付きの動き
• 分岐の可能性のある命令 (以前のリリースでは非推奨)。
• 16ビット即値を持つ整数オーバーフロートラップ命令
• 整数アキュムレータ命令（HI/LOレジスタをまとめてDSPアプリケーション固有拡張に移動）
• 非整列ロード命令 (LWL および LWR) (ほとんどの通常のロードおよびストアが、トラップや新しい命令 (BALIGN) の追加などにより、非整列アクセスをサポートする必要があります)

命令エンコーディングを再編成し、将来の拡張のためのスペースを解放しました。

microMIPS32/64 アーキテクチャは、MIPS16e ASE を置き換えるために設計された、それぞれ MIPS32 および MIPS64 アーキテクチャのスーパーセットです。MIPS16e の欠点は、16 ビット命令を処理する前にモードを切り替える必要があることです。microMIPS は、最も頻繁に使用される 32 ビット命令のバージョンを追加し、16 ビット命令としてエンコードします。これにより、プログラムはモードを切り替えることなく 16 ビット命令と 32 ビット命令を混在させることができます。microMIPS は MIPS32/64 Release 3 と同時に導入され、その後の MIPS32/64 の各リリースには対応する microMIPS32/64 バージョンがあります。プロセッサは、microMIPS32/64 または microMIPS32/64 とそれに対応する MIPS32/64 サブセットの両方を実装できます。 MIPS32/64 リリース 6 以降、MIPS16e のサポートは終了し、microMIPS が MIPS における唯一のコード圧縮形式になりました。

基本の MIPS32 および MIPS64 アーキテクチャには、アプリケーション固有の拡張機能(ASE)と総称される、いくつかのオプションのアーキテクチャ拡張機能を追加できます。これらの ASE は、デジタル信号処理などの特定のワークロードの効率とパフォーマンスを向上させる機能を提供します。

MIPS マイクロコントローラ

マイクロコントローラ アプリケーションの拡張機能。MCU ASE (アプリケーション固有の拡張機能) は、割り込みコントローラのサポートを拡張し、割り込み遅延を短縮し、マイクロコントローラ システム設計で通常必要とされる I/O 周辺制御機能を強化するために開発されました。

• 優先順位とベクトル生成を分離する
• EIC（外部割り込みコントローラ）モードで最大256の割り込みと8つのハードウェア割り込みピンをサポート
• 16ビットのベクトルオフセットアドレスを提供する
• 割り込み例外ベクトルのプリフェッチ
• 自動割り込みプロローグ – 割り込み処理ルーチンの前にシステムステータスを保存および更新するハードウェアを追加します。
• 自動割り込みエピローグ - 割り込みから戻るためにスタックに以前保存されたシステム状態を復元します。
• 割り込みチェーン – 初期割り込みルーチンを終了することなく保留中の割り込みのサービスをサポートし、複数のアクティブな割り込みを保存および復元するために必要なサイクルを節約します。
• 割り込みベクトルアドレスの投機的プリフェッチをサポートします。パイプラインフラッシュと例外の優先順位付けによりメモリアクセスを重複させることで割り込みサービスサイクルの数を削減します。
• アトミック ビット セット/クリア命令が含まれており、これにより、通常は外部周辺機能の監視または制御に使用される I/O レジスタ内のビットを中断することなく変更できるため、アクションが安全に実行されることが保証されます。

ミップス16

MIPS16は、 LSIロジックとミップステクノロジーズによって設計されたMIPS IからVまでの特定用途向け拡張であり、1996年10月21日に最初の実装であるLSIロジックTinyRISCプロセッサと同時に発表されました。^[33] MIPS16はその後、NECエレクトロニクス、フィリップスセミコンダクターズ、東芝（その他）によってライセンス供与され、MIPS I、II、IIIアーキテクチャの拡張として実装されました。MIPS16は、32ビット命令の代わりに16ビット命令を使用することでアプリケーションのサイズを最大40％削減し、電力効率と命令キャッシュヒット率も改善し、パフォーマンスは基本アーキテクチャと同等です。^[34] MIPSテクノロジーズやその他のプロバイダーのハードウェアおよびソフトウェア開発ツールによってサポートされています。 MIPS16e は、MIPS32 および MIPS64 リリース 1 で最初にサポートされた MIPS16 の改良版です。MIPS16e2 は、MIPS32 および MIPS64 (リリース 5 まで) でサポートされている MIPS16 の改良版です。リリース 6 では、microMIPS に置き換えられました。

MIPS デジタル信号処理 (DSP)

DSP ASE は、MIPS32/MIPS64 Release 2 以降の命令セットのオプション拡張機能であり、特にオーディオとビデオなどの幅広い「メディア」計算を高速化するために使用できます。DSP モジュールは、整数パイプラインの命令と状態のセットで構成され、MIPS プロセッサ コアに実装するために最小限の追加ロジックを必要とします。ASE のリビジョン 2 は、2006 年後半に導入されました。このリビジョンでは、元の ASE に追加の命令が追加されていますが、それ以外は下位互換性があります。^[35] MIPS アーキテクチャの大部分とは異なり、かなり不規則な操作セットであり、その多くは特定の重要なアルゴリズムとの関連性のために選択されています。主な新しい機能 (元の MIPS32 と比較): ^[36]

• 飽和演算 (計算がオーバーフローした場合、オーバーフローしていない答えに最も近い表現可能な数値を返します)。
• -1 から +1 までの範囲の符号付き 32 ビットおよび 16 ビットの固定小数点小数点数に対する固定小数点演算 (これらは一般に「Q31」および「Q15」と呼ばれます)。
• 既存の整数乗算および積和演算命令は、結果を 2 倍サイズの累算器 (MIPS32 CPU では「hi/lo」および 64 ビットと呼ばれます) に渡します。DSP ASE では、さらに 3 つの累算器と、いくつかの異なる種類の積和演算が追加されています。
• 32 ビット レジスタにパックされた 4 x 符号なしバイトまたは 2 x 16 ビット値で動作するSIMD命令 (DSP ASE の 64 ビット バリアントは、より大きなベクトルもサポートします)。
• SIMD 操作は、基本的な算術演算、シフト、およびいくつかの乗算累算型操作です。

MIPS SIMD アーキテクチャ (MSA)

マルチメディアを高速化するために設計された命令セット拡張。

• 16 x 8 ビット、8 x 16 ビット、4 x 32 ビット、および 2 x 64 ビットのベクトル要素の 32 個のベクトル レジスタ
• 整数、固定小数点、浮動小数点データに対する効率的なベクトル並列算術演算
• 絶対値オペランドの演算
• 丸めと彩度のオプションが利用可能
• 完全精度の乗算と積和
• 整数、浮動小数点、固定小数点データ間の変換
• 条件フラグのないベクトルレベルの比較および分岐命令の完全なセット
• ベクトル（1D）と配列（2D）のシャッフル操作
• エンディアンに依存しない操作のための型付きロードおよびストア命令
• IEEE 浮動小数点演算標準 754-2008 準拠
• 要素精度浮動小数点例外シグナル
• より多くのゲート/トランジスタを備えたチップ用の定義済みスケーラブル拡張機能
• 汎用コンパイラのサポートを活用して、計算集約型アプリケーションを高速化します。
• 専用ハードウェアでカバーされていない民生用電子機器アプリケーションまたは機能向けのソフトウェア プログラム可能なソリューション
• 新たなデータマイニング、特徴抽出、画像およびビデオ処理、および人間とコンピュータの相互作用アプリケーション
• 高性能科学計算

MIPS仮想化

ハードウェアでサポートされる仮想化テクノロジー。

MIPS マルチスレッド

各マルチスレッド MIPS コアは、最大 2 つの VPE (仮想処理要素) をサポートできます。これらの VPE は、単一のパイプラインとその他のハードウェア リソースを共有します。ただし、各 VPE にはソフトウェア システムから見たプロセッサ状態の完全なコピーが含まれているため、各 VPE はSMP Linux オペレーティング システムに対して完全なスタンドアロン プロセッサとして表示されます。より細分化されたスレッド処理アプリケーションの場合、各 VPE は 2 つの VPE に割り当てられた最大 9 つの TC をサポートできます。TC は共通の実行ユニットを共有しますが、それぞれ独自のプログラム カウンタとコア レジスタ ファイルを持っているため、それぞれがソフトウェアからのスレッドを処理できます。MIPS MT アーキテクチャでは、プロセッサ サイクルをスレッドに割り当てることもでき、オプションの Quality of Service ( QoS ) マネージャ ブロックを使用して相対的なスレッドの優先順位を設定できます。これにより、バス上の情報の流れを決定する 2 つの優先順位付けメカニズムが有効になります。最初のメカニズムでは、ユーザーは 1 つのスレッドを別のスレッドよりも優先できます。2 番目のメカニズムは、特定のスレッドに指定された比率のサイクルを時間とともに割り当てるために使用されます。両方のメカニズムを組み合わせて使用​​すると、スレッド セットに帯域幅を効果的に割り当て、レイテンシをより適切に制御できます。リアルタイム システムでは、システム レベルの決定論が非常に重要であり、QoS ブロックによってシステムの予測可能性が向上します。高度なシステムのハードウェア設計者は、MIPS Technologies が提供する標準 QoS ブロックを、アプリケーションに合わせて特別に調整されたブロックに置き換えることができます。

スマートMIPS

SmartMIPS は、スマート カードソフトウェアのパフォーマンスを向上させ、メモリ消費量を削減するためにGemplus Internationalと MIPS Technologiesによって設計されたアプリケーション固有の拡張機能 (ASE) です。スマート カードは MIPS64 プロセッサの機能を必要としないため、MIPS32 でのみサポートされています。SmartMIPS を使用するスマート カードはほとんどありません。

MIPS デジタル メディア エクステンション(MDMX)

1990 年代に RISC および CISC システムで一般的だったマルチメディア アプリケーション アクセラレーション。

MIPS-3D

3D グラフィック アプリケーションのパフォーマンスを向上させるための追加手順

MIPS には、特に 32 ビット プラットフォーム上でいくつかの呼び出し規約があります。

O32 ABI は、MIPS 用のオリジナルのSystem V ABIとしての地位から、最も一般的に使用されている ABI です。 ^{[37] [38]これは厳密にスタックベースであり、引数を渡すために使用できるレジスタは}$a0 - $a3の 4 つだけです。スタック上のスペースは、呼び出し先が引数を保存する必要がある場合に備えて予約されていますが、呼び出し元によってレジスタが格納されることはありません。戻り値はレジスタ$v0に格納されます。2 番目の戻り値は$v1に格納される場合があります。この ABI は 1990 年に形になり、最後に更新されたのは 1994 年です。この認識された低速さと、わずか 16 個のレジスタを持つ古い浮動小数点モデルにより、他の多くの呼び出し規約が普及しました。これは 32 ビット MIPS 用にのみ定義されていますが、GCC はO64 と呼ばれる 64 ビットのバリエーションを作成しました。^[39]

64ビットでは、Silicon GraphicsのN64 ABIが最も一般的に使用されています。最も重要な改善点は、引数を渡すために8つのレジスタが使用できるようになりました。また、浮動小数点レジスタの数も32に増えています。 N32と呼ばれるILP32バージョンもあり、これはx32 ABIに類似した、より小さなコードのために32ビットポインタを使用します。どちらもCPUの64ビットモードで動作します。^[39] N32およびN64 ABIは、関数への最初の8つの引数をレジスタ$a0 - $a7に渡し、後続の引数はスタックで渡されます。戻り値（またはそのポインタ）はレジスタ$v0に格納され、2番目の戻り値はレジスタ$v1に格納される場合があります。 N32およびN64 ABIの両方で、すべてのレジスタは64ビット幅であると見なされます。

O32 を N32 に似た 32 ビット ABI に置き換える試みがいくつか行われてきました。1995 年の会議で MIPS EABI が提案されましたが、その 32 ビット バージョンは非常に似ていました。^[40] EABI は MIPS Technologies にインスピレーションを与え、戻り値に引数レジスタをさらに再利用する、より革新的な「NUBI」ABI を提案しました。^[41] MIPS EABI は GCC ではサポートされていますが LLVM ではサポートされておらず、どちらも NUBI をサポートしていません。

O32とN32/N64のすべてにおいて、戻りアドレスは$raレジスタに格納されます。これは、JAL（ジャンプとリンク）またはJALR（ジャンプとリンクレジスタ）命令の使用により自動的に設定されます。（非リーフ）MIPSサブルーチンの関数プロローグは、戻りアドレス（$ra内）をスタックにプッシュします。^{[42] [43]}

O32 と N32/N64 の両方でスタックは下方向に大きくなりますが、N32/N64 ABI ではすべてのスタック エントリに対して 64 ビットのアラインメントが必要です。フレーム ポインタ ( $30 ) はオプションであり、関数内のスタック割り当てが実行時に決定される場合 (たとえば、 を呼び出す場合) を除いて、実際にはほとんど使用されません。 alloca()

N32 および N64 の場合、戻りアドレスは通常スタック ポインターの8 バイト前に格納されますが、これはオプションの場合もあります。

N32 および N64 ABI の場合、関数は$s0 - $s7レジスタ、グローバル ポインタ ( $gpまたは$28 )、スタック ポインタ ( $spまたは$29 )、およびフレーム ポインタ ( $30 ) を保存する必要があります。O32 ABI は、呼び出された関数ではなく、呼び出し 元の関数が$gpレジスタを保存する必要があることを除いて同じです。

マルチスレッド コードの場合、スレッド ローカル ストレージ ポインターは通常、特別なハードウェア レジスタ$29に格納され、mfhw (ハードウェアからの移動) 命令を使用してアクセスされます。少なくとも 1 つのベンダーは、この情報を通常はカーネル用に予約されている$k0レジスタに格納することが知られていますが、これは標準ではありません。

$ k0および$k1レジスタ ( $26 – $27 ) はカーネルの使用のために予約されており、割り込み、コンテキスト スイッチ、またはその他のイベントによりカーネルによっていつでも変更される可能性があるため、アプリケーションでは使用しないでください。

呼び出しをまたいで保持されるレジスタは、(慣例により) システム コールまたはプロシージャ (関数) 呼び出しによって変更されないレジスタです。たとえば、$s レジスタは、それを使用する必要のあるプロシージャによってスタックに保存される必要があり、$spと$fp は常に定数によって増分され、プロシージャがそれら (およびそれらが指すメモリ) の使用を終えると減分されます。対照的に、$ra は通常の関数呼び出し (jal を使用するもの) によって自動的に変更され、$t レジスタは、プロシージャ呼び出しの前にプログラムによって保存される必要があります (呼び出し後にプログラムがレジスタ内の値を必要とする場合)。

Linux上の位置独立コードのユーザー空間呼び出し規約では、関数が呼び出されるときに$t9レジスタにその関数のアドレスが含まれている必要があることも規定されています。 ^[45]この規約は、MIPSのSystem V ABIサプリメントにまで遡ります。^[46]

MIPS プロセッサは、住宅用ゲートウェイやルーターなどの組み込みシステムで使用されています。もともと、MIPS は汎用コンピューティング用に設計されました。1980 年代から 1990 年代にかけて、パーソナルコンピュータ、ワークステーション コンピュータ、サーバーコンピュータ用の MIPS プロセッサは、 Digital Equipment Corporation、MIPS Computer Systems、NEC、Pyramid Technology、SiCortex、Siemens Nixdorf、Silicon Graphics、Tandem Computersなど多くの企業で使用されていました。

歴史的には、Nintendo 64、Sony PlayStation、PlayStation 2、PlayStation Portableなどのビデオゲーム コンソールはMIPS プロセッサを使用していました。MIPS プロセッサは1990 年代にはスーパーコンピュータでも人気がありましたが、そのようなシステムはすべてTOP500リストから外れました。これらの用途は当初組み込みアプリケーションによって補完されていましたが、1990 年代には MIPS が組み込みプロセッサ市場で大きな存在感を示し、2000 年代までにはほとんどの MIPS プロセッサがこれらのアプリケーション向けになりました。

1990年代半ばから後半にかけて、生産されたRISCマイクロプロセッサの3つに1つがMIPSプロセッサであると推定されました。^[47]

2010 年代後半になっても、MIPS マシンは自動車、無線ルーター、LTE モデム (主にMediaTek経由)、マイクロコントローラー ( Microchip Technology PIC32Mなど) などの組み込み市場では依然として広く使用されていました。しかし、個人、サーバー、アプリケーションの分野ではほとんど使用されなくなりました。

Open Virtual Platforms (OVP) ^[48]には、非商用で自由に使用できるシミュレータOVPsim、プロセッサ、周辺機器、プラットフォームのモデルのライブラリ、およびユーザーが独自のモデルを開発できるようにする API が含まれています。ライブラリ内のモデルはオープンソースで、C で記述されており、MIPS 4K、24K、34K、74K、1004K、1074K、M14K、microAptiv、interAptiv、proAptiv 32 ビット コア、および MIPS 64 ビット 5K シリーズのコアが含まれています。これらのモデルは Imperas ^[49]によって作成および保守されており、MIPS Technologies と提携してテストされ、MIPS-Verified マークが付与されています。サンプルの MIPS ベース プラットフォームには、ベア メタル環境と、変更されていない Linux バイナリ イメージを起動するためのプラットフォームの両方が含まれています。 OVPsim は Imperas によって開発および保守されており、非常に高速 (1 秒あたり数億の命令) で、マルチコアの同種および異種のアーキテクチャとシステムを処理できるように構築されています。

教育用途向けに、SPIMと呼ばれるMIPS32シミュレータ（以前のバージョンではR2000/R3000のみをシミュレート）が無料で提供されています。EduMIPS64 ^[50]は、Java/Swingで書かれたGPLグラフィカルクロスプラットフォームMIPS64 CPUシミュレータです。MIPS64 ISAの幅広いサブセットをサポートしており、CPUでアセンブリプログラムを実行するときにパイプラインで何が起こるかをグラフィカルに確認できます。

MARS ^[51]は、教育用に設計されたGUIベースのMIPSエミュレーターであり、特にHennessyのComputer Organization and Designで使用するために設計されています。

WebMIPS ^[52]は、汎用パイプラインプロセッサを視覚的に表現したブラウザベースのMIPSシミュレータです。このシミュレータは、ステップバイステップの実行中にレジスタを追跡するのに非常に便利です。

QtMipsは、基本的なコンピュータアーキテクチャコース向けに、シンプルな5段階のパイプライン可視化とキャッシュ原理可視化を提供します。^{[53] [54] [55]これは、} Webアプリケーションとしても、Windows、 Linux、macOS用のダウンロード可能なプログラムとしても利用できます。

より高度な無料エミュレーターは、 GXemul (以前は mips64emul プロジェクトとして知られていました) およびQEMUプロジェクトから入手できます。これらは、さまざまな MIPS III および IV マイクロプロセッサに加えて、それらを使用するコンピュータ システム全体をエミュレートします。

MIPS プロセッサの組み込み用途に特化した商用シミュレーターとしては、Wind River Simics (MIPS 4Kc および 5Kc、PMC RM9000、QED RM7000、Broadcom/Netlogic ec4400、Cavium Octeon I)、Imperas (すべての MIPS32 および MIPS64 コア)、VaST Systems (R3000、R4000)、CoWare (MIPS4KE、MIPS24K、MIPS25Kf、MIPS34K) などがあります。

Creatorシミュレータ^{[56] [57] [58] [59] [60]}は移植性があり、ユーザーはさまざまなプロセッサのさまざまなアセンブリ言語を学習できます（CreatorにはMIPS32およびRISC-V命令の実装例があります）。

WepSIM ^{[61] [62]}は、MIPS命令のサブセットがマイクロプログラムされたブラウザベースのシミュレータです。このシミュレータは、CPUの動作（マイクロプログラミング、 MIPSルーチン、割り込み、システムコールなど） を学ぶのに非常に役立ちます。

• DLX
• MIPSアーキテクチャプロセッサの一覧
• MIPSアーキテクチャプロセッサ
• パイプライン（コンピューティング）
• Ppl財団

• Farquhar, Erin; Philip Bunce (1994)。MIPSプログラマーズ ハンドブック。Morgan Kaufmann Publishers。ISBN 1-55860-297-6。
• パターソン、デビッド A ;ジョン L. ヘネシー(2004)。 『コンピュータの構成と設計: ハードウェア/ソフトウェア インターフェイス』。Morgan Kaufmann Publishers。ISBN 1-55860-604-1。
• スウィートマン、ドミニク (1999)。MIPS Runを参照。Morgan Kaufmann Publishers。ISBN 1-55860-410-3。
• Sweetman, Dominic (2007)。MIPS Run、第 2 版を参照。Morgan Kaufmann Publishers。ISBN 978-0-12-088421-6。

Wikibooksには、 MIPSアセンブリに関する書籍があります。

ウィキメディア・コモンズには、 MIPS マイクロプロセッサに関連するメディアがあります。

• MIPS プロセッサは 2022 年 5 月 11 日にWayback Machineにアーカイブされました
• Wayback Machineの MIPS アーキテクチャ履歴図(2013-05-30 アーカイブ)
• オンライン MIPS エミュレーター 2022 年 3 月 5 日にWayback Machineにアーカイブされました
• MIPS 命令 - MIPS 命令セットは 2022 年 4 月 7 日にWayback Machineにアーカイブされました