R5000

R5000は、64 ビット、バイ エンディアン、スーパースカラー、インオーダー実行 2 イシュー設計のマイクロプロセッサであり、 1996 年にQuantum Effect Design (QED) によって開発されたMIPS IV 命令セット アーキテクチャ(ISA)を実装しています。このプロジェクトは、ライセンサーでもあるMIPS Technologies, Inc (MTI) によって資金提供されました。その後、MTI はIntegrated Device Technology (IDT)、NEC、NKK、および東芝に設計のライセンスを供与しました。R5000は、QED R4600およびR4700の後継として、各社の主力ハイエンド組み込みマイクロプロセッサとなりました。IDT は R5000 の自社バージョンを79RV5000、NEC は VR5000、NKK は NR5000、東芝は TX5000 として販売しました。R5000 の派生品は現在でも組み込みシステム向けに 生産されています^{[いつ? ] 。}

ワークステーションおよびサーバー コンピューターにおける R5000 のユーザーは、Silicon Graphics, Inc. (SGI) とSiemens-Nixdorfでした。SGI は、O2およびIndyローエンド ワークステーションで R5000 を使用しました。R5000 は、ネットワーク ルーターやハイエンド プリンターなどの組み込みシステムでも使用されました。R5000 はアーケード ゲーム業界にも導入され、R5000 搭載のメインボードは Atari ^[1]と Midway ^[2]で使用されました。当初、Cobalt QubeとCobalt RaQ では、派生モデルの RM5230 と RM5231 を使用していました。Qube 2700 は RM5230 マイクロプロセッサーを使用し、Qube 2 は RM5231 を使用しました。オリジナルの RaQ システムには RM5230 または RM5231 CPU が搭載されていましたが、後のモデルでは AMD K6-2 チップが使用され、最終モデルでは最終的に Intel Pentium III CPU が使用されました。

当初のロードマップでは、1996 年初頭に 200 MHz、1996 年後半に 250 MHz の動作が予定されており、1997 年に R5000A によってそれに成功しました。R5000 は 1996 年 1 月に発表されましたが、200 MHz を達成できず、180 MHz が上限でした。ローエンドのワークステーション マイクロプロセッサとして位置付けられていた場合、競合製品には IBM および Motorola PowerPC 604、HP PA-7300LCおよび Intel Pentium Proがありました。

R5000 は、命令を順番に実行する双方向スーパースカラー設計です。R5000 は、整数命令と浮動小数点命令を同時に発行できます。整数命令用に 1 つのシンプルなパイプライン、浮動小数点用にもう 1 つのパイプラインがあり、トランジスタとダイ領域を節約してコストを削減します。R5000 は、コスト上の理由から、動的な分岐予測を実行しません。代わりに、MIPS II アーキテクチャで初めて導入された分岐可能性命令でコンパイラによってエンコードされたヒントを使用して、分岐が実行される可能性を判断する静的アプローチを使用します。

R5000 には大容量の L1キャッシュがあり、これは QED の際立った特徴で、QED の設計者は大容量のキャッシュを使ったシンプルな設計を好んだ。R5000 には 2 つの L1 キャッシュがあり、1 つは命令用、もう 1 つはデータ用だった。容量は両方とも 32 KB だった。キャッシュは双方向セットアソシエイティブで、32 バイトのライン サイズを持ち、仮想的にインデックスが付けられ、物理的にタグ付けされている。命令は、命令キャッシュに入るときに各命令に 4 ビットを追加することで事前にデコードされた。この 4 ビットは、命令を一緒に発行できるかどうか、およびどの実行ユニットで実行されるかを指定する。これにより、依存関係と競合のチェックの一部をクリティカル パスから外すことで、スーパースカラー命令の発行が容易になった。

整数ユニットは、乗算と除算を除くほとんどの命令を 1 サイクルのレイテンシとスループットで実行します。32 ビットの乗算には 5 サイクルのレイテンシと 4 サイクルのスループットがあります。64 ビットの乗算にはさらに 4 サイクルのレイテンシと半分のスループットがあります。除算には、32 ビット整数の場合は 36 サイクルのレイテンシとスループットがあり、64 ビット整数の場合は 68 サイクルに増加します。

浮動小数点ユニット( FPU) は、コスト削減と、3D グラフィックス アプリケーションで主に単精度演算に依存していたミッドレンジ 3D グラフィックス ワークステーションを製造していた SGI に利益をもたらすため、高速な単精度 (32 ビット) 設計でした。完全にパイプライン化されており、R4700のものよりも大幅に優れています。R5000 は、MIPS IV ISA の積和命令を実装しています。単精度の加算、乗算、積和のレイテンシは 4 サイクル、スループットは 1 サイクルです。単精度の除算のレイテンシは 21 サイクル、スループットは 19 サイクル、平方根のレイテンシは 26 サイクル、スループットは 38 サイクルです。除算と平方根はパイプライン化されていませんでした。倍精度数を操作する命令は、加算を除いて、レイテンシが大幅に高く、スループットが低くなります。加算のレイテンシとスループットは単精度の加算と同じです。乗算と乗算加算には 5 サイクルのレイテンシと 2 サイクルのスループットがあります。除算には 36 サイクルのレイテンシと 34 サイクルのスループットがあります。平方根には 68 サイクルのレイテンシと 66 サイクルのスループットがあります。

R5000 には、512 KB、1 MB、2 MB の容量をサポートする統合 L2 キャッシュ コントローラがありました。L2 キャッシュは、外部インターフェイスと SysAD バスを共有します。キャッシュは、カスタム同期 SRAM (SSRAM) で構築されました。マイクロプロセッサは、他のいくつかの MIPS マイクロプロセッサでも使用されている SysADバスを使用します。バスは多重化されており (アドレスとデータが同じワイヤ セットを共有)、最大 100 MHz のクロック周波数で動作できます。初期の R5000 はマルチプロセッシングをサポートしていませんでしたが、パッケージは、将来この機能を追加するために 8 つのピンを予約していました。

QEDはファブレス企業であり、独自の設計は製造していませんでした。R5000はIDT、NEC、NKKによって製造されました。3社とも0.35μmの相補型金属酸化膜半導体（CMOS）プロセスでR5000を製造しましたが、プロセスの特徴はそれぞれ異なっていました。IDTは、2レベルのポリシリコンと3レベルのアルミニウム相互接続を備えたプロセスでR5000を製造しました。2レベルのポリシリコンにより、IDTは4トランジスタのSRAMセルを使用することができ、トランジスタ数は360万で、ダイのサイズは8.7 mm x 9.7 mm（84.39 mm ²）でした。NECとNKKは、1レベルのポリシリコンと3レベルのアルミニウム相互接続を備えたプロセスでR5000を製造しました。ポリシリコンの追加層がないと、両社とも 6 トランジスタ SRAM セルを使用する必要があり、その結果トランジスタ数は 500 万個、ダイ面積は約 87 mm ^{2と大きくなりました。MTI はダイ サイズが 80 ～ 90 mm 2}の範囲であると主張しました。両バージョンのトランジスタのうち 80 万個はロジック用で、残りはキャッシュに含まれていました。272 ボールのプラスチックボール グリッド アレイ(BGA) または 223 ピンのセラミックピン グリッド アレイ(PGA) にパッケージ化されていました。以前の MIPS マイクロプロセッサとはピン互換性がありませんでした。

1990 年代後半、Quantum Effect Design は MTI から MIPS マイクロプロセッサの製造および販売のライセンスを取得し、マイクロプロセッサ ベンダーとなり、新しいビジネス モデルを反映するために社名を Quantum Effect Devices に変更しました。同社の最初の製品は RM52xx ファミリのメンバーで、当初は RM5230 と RM5260 の 2 つのモデルで構成されていました。これらは 1997 年 3 月 24 日に発表されました。RM5230 は当初 100 MHz と 133 MHz、RM5260 は 133 MHz と 150 MHz で利用可能でした。1997 年 9 月 29 日には、新しい 150 MHz と 175 MHz の RM5230 が発表され、175 MHz と 200 MHz の RM5260 も発表されました。

RM5230 と RM5260 はどちらも R5000 の派生製品で、プライマリ キャッシュのサイズ (32 KB ではなくそれぞれ 16 KB)、システム インターフェイスの幅 (RM5230 は 32 ビット 67 MHz SysAD バス、RM5260 は 64 ビット 75 MHz SysAD バス)、およびデジタル信号処理アプリケーション用の乗算加算命令と 3 オペランド乗算命令の追加が異なります。これらのマイクロプロセッサは、台湾セミコンダクター マニュファクチャリング カンパニー(TSMC)によって 0.35 μm プロセスで製造され、3 レベルの相互接続を備えています。Amkor TechnologyによってPower-Quad 4 パッケージでパッケージ化され、RM5230 は 128 ピン バージョン、RM5260 は 208 ピン バージョンでした。

RM52xx ファミリーには後に RM5270 が加わり、1997 年 9 月 29 日の Embedded Systems Conference で発表されました。ハイエンドの組み込みアプリケーション向けの RM5270 は、150 MHz と 200 MHz で利用できました。改良点は、最大 2 MB のキャッシュをサポートするオンチップのセカンダリ キャッシュ コントローラの追加でした。SysAD バスは 64 ビット幅で、100 MHz で動作できます。RM7000 とピン互換の 304 ピン スーパー BGA (SBGA) にパッケージ化され、RM7000 への移行パスとして提供されました。

1998 年 7 月 20 日、RM52x1 ファミリが発表されました。このファミリは、RM5231、RM5261、および RM5271 で構成されていました。これらのマイクロプロセッサは、4 層の金属を使用した 0.25 μm プロセスで製造された RM52x0 ファミリの対応するデバイスの派生製品でした。RM5231 は当初、150、200、および 250 MHz で提供されていましたが、RM5261 と RM5271 は 250 および 266 MHz で提供されていました。1999 年 7 月 6 日、300 MHz の RM5271 が発表され、10,000 個単位での価格は 140 米ドルでした。RM52x1 は、以前のファミリよりも 32 KB のより大きなプライマリ キャッシュと、最大 125 MHz のクロック レートをサポートするより高速な SysAD バスを備えていました。

QED がPMC-Sierraに買収された後、RM52xx および RM52x1 ファミリは PMC-Sierra 製品として継続されました。PMC-Sierra は 2001 年 4 月 4 日に RM52x1 派生製品 2 種類、RM5231A および RM5261A を発表しました。これらのマイクロプロセッサは TSMC によって 0.18 μm プロセスで製造され、以前のデバイスと異なり、クロック レートが高く消費電力が低いという特徴があります。RM5231A は 250 ～ 350 MHz のクロック レートで、RM5261A は 250 ～ 400 MHz のクロック レートで利用できました。

ソニーの プレイステーション 2で使用されている R5900 は、カスタマイズされた命令/データ キャッシュ配置とソニー独自の 107 ベクター SIMD マルチメディア拡張機能 (MMI) を備えた、Emotion Engineと呼ばれる R5000 CPU の修正バージョンです。カスタム FPU は、R5000 で使用されている FPU とは異なり、 IEEE 754に準拠していません。また、当時は主に CPU で計算されていた 3D 数学にとって重要な、特殊なベクター コプロセッサの同期コントローラとして機能する 2 番目の MIPS コアも備えています。

• Computergram (1996 年 1 月 8 日)。「MIPS は 4600/4700 の後継機 R5000 で対応」。Computer Business Review。
• Gwennap, Linley (1996 年 1 月 22 日)。「R5000 が MIPS ミッドレンジの FP を向上」。マイクロプロセッサ レポート、10 (1)。
• Halfhill, Tom R. (1996 年 4 月)。「R5000 が 3D コストを削減」。Byte。
• Halfhill, Tom R. (1996 年 5 月)。「Mips R5000: 高速で手頃な 3D」。Byte 、161-162ページ。
• MIPS Technologies, Inc. MIPS R5000 マイクロプロセッサの技術的背景説明。
• PMC-Sierra, Inc. (2001 年 4 月 4 日)。「PMC-Sierra が第 3 世代 R5200A MIPS マイクロプロセッサを出荷」。プレス リリース。
• Quantum Effect Devices (1997 年 3 月 24 日)。「QED が RM52xx マイクロプロセッサ ファミリを発表」。プレス リリース。
• Quantum Effect Devices (1997 年 9 月 29 日)。「QED が RM5270 スーパースカラ 64 ビット マイクロプロセッサを発表」。プレス リリース。
• Quantum Effect Devices (1998 年 7 月 20 日)。「QED が RM52x1 マイクロプロセッサ ファミリを発表」。プレス リリース。
• Quantum Effect Devices (1999 年 7 月 6 日)。「QED の RM5271 は 300MHz で即時利用可能」。プレス リリース。