R10000

R10000は、コード名が「T5」で、当時Silicon Graphics, Inc. (SGI)の一部門であったMIPS Technologies, Inc. (MTI) が開発したMIPS IV命令セットアーキテクチャ(ISA)のRISCマイクロプロセッサ実装です。主任設計者は Chris Rowen と Kenneth C. Yeager です。R10000マイクロアーキテクチャは ANDES として知られており、これは Architecture with Non-sequential Dynamic Execution Scheduling の略です。R10000 は、ハイエンドではR8000 を、その他の部分ではR4400 をほぼ置き換えます。MTI はファブレス半導体企業であり、R10000 はNECと東芝によって製造されました。Integrated Device Technology (IDT)などの MIPS マイクロプロセッサの以前の製造業者およびその他 3 社は、R4000 および R4400 よりも製造コストが高かったため、R10000 を製造しませんでした。

R10000 は 1996 年 1 月に 175 MHz と 195 MHz のクロック周波数で導入されました。1997 年に O2 製品ラインで 150 MHz バージョンが導入されましたが、175 MHz バージョンを希望する顧客が多かったため、すぐに製造中止になりました。R10000 は、MIPS のファウンドリでの製造上の問題により、その年の後半まで大量には入手できませんでした。195 MHz バージョンは 1996 年を通して品薄状態が続き、その結果 3,000 米ドルで販売されました。^[1]

1996 年 9 月 25 日、SGI は、その年の 3 月から 7 月末までに NEC が製造した R10000 に欠陥があり、電流が過剰に流れ、動作中にシステムがシャットダウンする原因になっていると発表しました。その結果、SGI はシステムに搭載されて出荷された 10,000 台の R10000 をリコールし、会社の収益に影響を及ぼしました。

1997 年、0.25 μm プロセスで製造された R10000 のバージョンにより、マイクロプロセッサは 250 MHz に到達できるようになりました。

R10000 のユーザーは次のとおりです。

• SGI:
  • ワークステーション: Indigo2 (IMPACT Generation)、Octane、O2
  • サーバー: Challenge、Origin 2000
  • スーパーコンピュータ: Onyx、Onyx2
• NECのCenju-4スーパーコンピュータ
• Siemens NixdorfのサーバーはSINIXで実行されています
• タンデムコンピューターは、ヒマラヤフォールトトレラントサーバーで

R10000 は、レジスタ名の変更を実装し、命令をアウトオブオーダーで実行する4 ウェイスーパースカラー設計です。この設計は、パフォーマンスを主に高いクロック レートに依存する 、はるかに単純なスカラー インオーダー設計である R4000 などの以前の MTI マイクロプロセッサとは一線を画しています。

R10000 は、命令キャッシュからサイクルごとに 4 つの命令を取得します。これらの命令はデコードされ、命令の種類に応じて整数、浮動小数点、またはロード/ストア命令キューに配置されます。デコード ユニットは、命令キャッシュからの事前デコードされた命令によってサポートされます。この命令は各命令に 5 ビットを追加して、ユニットが命令がどの実行ユニットで実行されるかをすばやく識別し、命令の形式を再配置してデコード プロセスを最適化できるようにします。

各命令キューはデコーダから最大 4 つの命令を受け入れることができるため、ボトルネックを回避できます。命令キューは、オペランドとリソースの可用性に応じて、実行ユニットに命令を動的に発行します。ロード/ストア キューを除く各キューは、実行ユニットに 1 サイクルごとに最大 2 つの命令を発行できます。ロード/ストア キューは 1 つの命令しか発行できません。したがって、R10000 は 1 サイクルごとに最大 5 つの命令を発行できます。

整数ユニットは、整数レジスタ ファイルと 3 つのパイプライン(2 つの整数パイプラインと 1 つのロード ストア パイプライン) で構成されています。整数レジスタ ファイルは 64 ビット幅で、64 のエントリが含まれています。そのうち 32 はアーキテクチャ レジスタで、32 はレジスタ名の変更を実装する名前変更レジスタです。レジスタ ファイルには、7 つの読み取りポートと 3 つの書き込みポートがあります。両方の整数パイプラインには、加算器とロジック ユニットがあります。ただし、最初のパイプラインにのみ、バレル シフタと条件分岐の予測を確認するためのハードウェアがあります。2 番目のパイプラインは、乗算器と除算器にアクセスするために使用されます。乗算はパイプライン化され、32 ビット整数の場合は 6 サイクル、64 ビット整数の場合は 10 サイクルのレイテンシがあります。除算はパイプライン化されていません。除算器は、 1 サイクルあたり 1 ビットを生成する非復元アルゴリズムを使用します。32 ビット除算と 64 ビット除算のレイテンシは、それぞれ 35 サイクルと 67 サイクルです。

浮動小数点ユニット( FPU) は、加算器、乗算器、除算ユニット、平方根ユニットの 4 つの機能ユニットで構成されています。加算器と乗算器はパイプライン化されていますが、除算ユニットと平方根ユニットはパイプライン化されていません。加算と乗算には 3 サイクルのレイテンシがあり、加算器と乗算器はサイクルごとに新しい命令を受け入れることができます。除算ユニットのレイテンシは、除算が単精度か倍精度かによってそれぞれ 12 サイクルまたは 19 サイクルです。

平方根ユニットは平方根命令と逆平方根命令を実行します。平方根命令のレイテンシは、単精度では 18 サイクル、倍精度では 33 サイクルです。新しい平方根命令は、単精度では 20 サイクル、倍精度では 35 サイクルごとに除算ユニットに発行できます。逆平方根のレイテンシはより長く、単精度(32 ビット) と倍精度(64 ビット) ではそれぞれ 30 ～ 52 サイクルです。

浮動小数点レジスタ ファイルには 64 個の 64 ビット レジスタが含まれており、そのうち 32 個はアーキテクチャ レジスタで、残りは名前変更レジスタです。加算器には専用の読み取りポートと書き込みポートがありますが、乗算器は除算器と平方根ユニットとポートを共有します。

除算ユニットと平方根ユニットはSRTアルゴリズムを使用します。MIPS IV ISA には乗算加算命令があります。この命令は R10000 によってバイパスで実装されています。乗算の結果はレジスタ ファイルをバイパスし、オペランドとして加算パイプラインに渡されるため、融合乗算加算ではなく、4 サイクルのレイテンシがあります。

R10000 には、比較的大きなオンチップ キャッシュが 2 つあります。32 KB の命令キャッシュと 32 KB のデータ キャッシュです。命令キャッシュは 2 ウェイ セットアソシエイティブで、ライン サイズは 128 バイトです。命令は、キャッシュに配置される前に、各命令 (長さは 32 ビット) に 4 ビットを追加することで部分的にデコードされます。

32 KB データ キャッシュは、双方向インターリーブによるデュアル ポートです。2 つの 16 KBバンクで構成され、各バンクは双方向セット アソシエイティブです。キャッシュには 64 バイト ラインがあり、ライトバックプロトコルを使用し、仮想的にインデックス付けされ、物理的にタグ付けされているため、同じクロック サイクルでキャッシュをインデックス付けして、セカンダリ キャッシュとの 一貫性を維持できます。

外部セカンダリ統合キャッシュは、512 KB から 16 MB の容量をサポートしていました。これは、市販の同期 スタティック ランダム アクセス メモリ(SSRAM) で実装されています。キャッシュは、9 ビットのエラー訂正コード(ECC)で保護された独自の 128 ビット バスを介してアクセスされます。キャッシュとバスは、最大周波数が 200 MHz だった R10000 と同じクロック レートで動作します。200 MHz では、バスは 3.2 GB/s のピーク帯域幅を実現しました。キャッシュは 2 ウェイ セット アソシエティブですが、ピン数の増加を回避するために、R10000 はアクセスされるウェイを予測します。

MIPS IV は 64 ビット アーキテクチャですが、コスト削減のため、R10000 では物理アドレスまたは仮想アドレス全体を実装していません。代わりに、40 ビットの物理アドレスと 44 ビットの仮想アドレスがあり、1 TB の物理メモリと 16 TB の仮想メモリをアドレス指定できます。

R10000 は、最大 100 MHz の周波数で動作する64 ビットバスである Avalanche バスを使用します。Avalanche は多重化されたアドレスおよびデータ バスであるため、100 MHz では理論上の最大帯域幅は 800 MB/秒になりますが、アドレスの送信にいくつかのサイクルが必要なため、ピーク帯域幅は 640 MB/秒になります。

システム インターフェイス コントローラは、最大 4 つのマイクロプロセッサのグルーレス対称型マルチプロセッシング(SMP) をサポートします。外部ロジックを備えた R10000 を使用するシステムは、数百のプロセッサに拡張できます。このようなシステムの例としては、Origin 2000があります。

R10000 は約 680 万個のトランジスタで構成され、そのうち約 440 万個がプライマリ キャッシュに含まれています。^[2]ダイのサイズは 16.640 x 17.934 mm で、ダイ面積は 298.422 mm ²です。0.35 μm プロセスで製造され、599 パッドのセラミックランド グリッド アレイ(LGA) にパッケージ化されています。R10000 が発表される前、 1994 年のマイクロプロセッサ フォーラムを扱ったマイクロプロセッサ レポートでは、527 ピンのセラミック ピン グリッド アレイ (CPGA) にパッケージ化され、ベンダーはマイクロプロセッサ ダイと 1 MB のキャッシュを含む 339 ピンのマルチチップ モジュール(MCM) の使用の可能性も調査していたと報告されています。^[3]

R10000 は、その後複数の派生製品によって拡張されました。R12000 以降のすべての派生製品は、クロック周波数が可能な限り低く抑えられており、消費電力を 15 ～ 20 W の範囲に抑えて、SGI の高性能コンピューティング(HPC) システムに高密度に実装できるようにしています。

R12000 は、MIPS が開発を開始し、SGI が完成させた R10000 の派生製品です。NEC と東芝が製造しました。NEC が製造したバージョンは VR12000 と呼ばれています。このマイクロプロセッサは 1998 年 11 月に発表されました。270、300、360 MHz のものが利用可能です。R12000 は、R10000 の後継機を提供することを目的とした「Beast」プロジェクトの中止に伴う暫定的なソリューションとして開発されました。R12000 のユーザーには、NEC、Siemens-Nixdorf、SGI、Tandem Computers (および Tandem を買収した後の Compaq) などがあります。

R12000 は、クリティカル パスを解決してクロック周波数を向上させるために追加のパイプライン ステージを挿入し、分岐履歴テーブルのエントリ数を増やして予測を改善し、キューに入れられた命令の古さを考慮するように命令キューを変更して、可能であれば古い命令を新しい命令よりも先に実行できるようにすることで、R10000 マイクロアーキテクチャを改良しました。

R12000はNECと東芝によって0.25μm CMOSプロセスで4層のアルミニウム相互接続で製造された。新しいプロセスの使用は、R12000が微調整されたマイクロアーキテクチャによる単純なダイシュリンクであることを意味するものではなく、ダイのレイアウトは0.25μmプロセスの利点を生かすように最適化されている。^{[4] [5]} NECが製造したVR12000には715万個のトランジスタが含まれており、サイズは15.7 x 14.6 mm（229.22 mm ²）であった。

R12000A は、SGI が開発した R12000 の派生製品です。2000 年 7 月に発表され、400 MHz で動作し、NEC によって 0.18 μm プロセスでアルミニウム相互接続を使用して製造されました。

R14000 は、2001 年 7 月に発表された R12000 のさらなる発展型です。R14000 は、5 層の銅配線を備えた 0.13 μm CMOSプロセスによって 500 MHz で動作します。R12000 のマイクロアーキテクチャを改良し、二次キャッシュに DDR ( Double Data Rate ) SSRAM をサポートし、200 MHz システム バスを搭載しています。 ^[6]

R14000Aは、2002年2月に発表されたR14000のさらなる発展型である。動作周波数は600MHz、消費電力は約17Wで、NEC社によって7層の銅配線を備えた0.13μm CMOSプロセスで製造された。^[6]

R16000 (コード名「N0」) は、R10000 の最終派生製品です。SGI が開発し、NEC が 8 層の銅配線を使用した 0.11 μm プロセスで製造しました。このマイクロプロセッサは 2003 年 1 月 9 日に発表され、Fuel用に 700 MHz でデビューし、Onyx4 Ultimate Vision にも使用されました。^{[7] 2003 年 4 月には、} Origin 350用に 600 MHz バージョンが導入されました。改良点は、64 KB の命令キャッシュとデータ キャッシュです。

R16000A は、クロック レートが 700 MHz を超える R16000 マイクロプロセッサを指します。最初の R16000A は 800 MHz バージョンで、2004 年 2 月 4 日に導入されました。その後、900 MHz バージョンが導入され、このバージョンはしばらくの間、公に知られている R16000A の中で最速でした。SGI は後に、選ばれた顧客に 1.0 GHz R16000 が出荷されたことを明らかにしました。R16000 のユーザーには、HP と SGI が含まれていました。SGI は、FuelおよびTezroワークステーション、およびOrigin 3000サーバーとスーパーコンピューターでマイクロプロセッサを使用しました。HP は、Compaq 経由で Tandem から継承したNonStop Himalaya S シリーズフォールト トレラント サーバー で R16000A を使用しました。

R18000 は、2001 年のHot Chipsシンポジウムで Silicon Graphics, Inc. が発表した R10000 マイクロアーキテクチャの大幅な改良を特徴とする開発中止品です。R18000 は、SGI の ccNUMA サーバーおよびスーパーコンピュータ専用に設計されました。各ノードには 2 つの R18000 があり、多重化バスを介してシステム コントローラに接続され、マイクロプロセッサをローカル メモリおよびシステムの残りの部分とハイパーキューブ ネットワーク経由で接続します。

R18000 では、浮動小数点命令キューが改良され、浮動小数点ユニットが 2 つの積和演算ユニットを備えるように改訂され、ピーク時の FLOPS 数が 4 倍になりました。除算と平方根は、積和演算ユニットと並列に、パイプライン化されていない別のユニットで実行されます。システム インターフェイスとメモリ階層も大幅に作り直されました。52 ビットの仮想アドレスと 48 ビットの物理アドレスを持つことになります。以前のモデルの双方向の多重化アドレスとデータ システム バスは、2 つの単方向 DDR リンク、64 ビットの多重化アドレスと書き込みパス、および 128 ビットの読み取りパスに置き換えられます。これらのパスは、多重化によって別の R18000 と共有できます。バスは、R10000 システムとの下位互換性を保つために、SysAD または Avalanche 構成で構成することもできます。

R18000 には、1 MB の 4 ウェイ セット アソシエイティブ二次キャッシュがオンダイに搭載され、オプションで、容量が 2 ～ 64 MB のシングル データ レート (SDR) またはダブル データ レート (DDR) SSRAM または DDR SDRAM で構築された三次キャッシュが追加されます。L3 キャッシュには、レイテンシを減らすために、400 KB に相当するキャッシュ タグがオンダイに配置されます。L3 キャッシュには、128 ビットがデータ用、16 ビットが ECC 用の 144 ビット バス経由でアクセスします。L3 キャッシュのクロック レートはプログラム可能です。

R18000 は、NEC の UX5 プロセス (9 層の銅配線を備えた 0.13 μm CMOS プロセス) で製造される予定でした。システムに高密度に搭載するため、1.2 V の電源を使用し、当時のサーバー マイクロプロセッサよりも発熱量が少なくなっていました。

• Fu, Tim 他 (2001 年 8 月 31 日)。「R18000: 最新の SGI スーパースカラ マイクロプロセッサ」。Hot Chips XIII。
• Halfhill, Tom R. (1994 年 11 月)。「T5: Brute Force」。Byte Magazine。
• Heinrich, Joe (1997 年 1 月 29 日)。「MIPS R10000 マイクロプロセッサ ユーザーズ マニュアル」。
• Kanellos, Michael; Kawamoto, Dawn (1998 年 4 月 9 日)。「Silicon Graphics が MIPS 計画を中止」。CNET ニュース。
• MIPS Technologies, Incorporated. (1994 年 10 月). 「R10000 マイクロプロセッサ製品レビュー」^{[永久リンク切れ‍ ]}。
• Morgan, Timothy Prickett (2003 年 4 月 16 日)。「SGI が Origin 350 ミッドレンジ HPC サーバーを発表」。IT Jungle。
• NEC 株式会社 (1998 年 11 月 24 日)。NECが世界最高クラスの性能を誇るマイクロプロセッサを発売(プレス リリース)。
• Shankland, Stephen (2003 年 4 月 15 日)。「SGI がミッドレンジ Unix サーバーをアップデート」ZDNet。
• Vasseghi, N. 他 (1996 年 11 月)。「200 MHz スーパースカラ RISC マイクロプロセッサ」。IEEE Journal of Solid-State Circuits 31 (11): pp. 1675–1686。
• Yeager, Kenneth C. (1995 年 8 月)。「R10000 スーパースカラ マイクロプロセッサ」。Hot Chips VII。