ロードストアアーキテクチャ

コンピュータ工学において、ロード・ストアアーキテクチャ（またはレジスタ・レジスタアーキテクチャ）は、命令をメモリアクセス（メモリとレジスタ間のロードとストア）とALU操作（レジスタ間でのみ発生）の2つのカテゴリに分類する命令セットアーキテクチャです。 ^[1]^：9–12

PowerPC、SPARC、RISC-V、ARM、MIPSなどのRISCアーキテクチャはロードストアアーキテクチャである。^[1]^：9–12

例えば、ロード・ストア方式では、ADD演算のオペランドと格納先は両方ともレジスタ内になければなりません。これは、ADD演算のオペランドの1つがメモリ内にあり、もう1つがレジスタ内にあるレジスタ・メモリ・アーキテクチャ（例えば、x86などのCISC命令セット・アーキテクチャ）とは異なります。 ^[1]^{: 9–12}

ロード・ストア・アーキテクチャの最も初期の例はCDC 6600である。^[1]^{: 54–56}ほぼすべてのベクトルプロセッサ（多くのGPU ^[2]^{[より良い情報源が必要]}を含む）はロード・ストア・アプローチを採用している。^[3]

参照

^ abcd Michael J. Flynn (1995).コンピュータアーキテクチャ: パイプラインおよび並列プロセッサ設計。Jones & Bartlett Learning。ISBN 0867202041。
^ 「AMD GCN リファレンス」(PDF)。
^ Harvey G. Cragon (1996).メモリシステムとパイプラインプロセッサ. Jones & Bartlett Learning. pp. 512– 513. ISBN 0867204745。