EEPROM

EEPROMまたはE2PROM (電気的に消去可能なプログラム可能な読み取り専用メモリ)は^、不揮発性メモリの一種です。コンピュータで使用され、通常はスマート カードやリモート キーレス システムなどのマイクロコントローラに統合されるか、独立したチップ デバイスとして、個々のバイトを消去して再プログラムできるようにすることで、比較的少量のデータを保存します。

EEPROM は、フローティング ゲート トランジスタのアレイとして構成されます。EEPROM は、特別なプログラミング信号を適用することで、回路内でプログラムおよび消去できます。元々、EEPROM は 1 バイト操作に制限されていたため、速度が遅くなりましたが、最近の EEPROM では、複数バイトのページ操作が可能です。EEPROM の消去および再プログラミングの寿命には限りがあり、最近の EEPROM では 100 万回の操作が可能です。頻繁に再プログラミングされる EEPROM では、EEPROM の寿命は設計上の重要な考慮事項です。

フラッシュ メモリは、高速かつ高密度に設計された EEPROM の一種ですが、消去ブロックが大きく (通常 512 バイト以上)、書き込みサイクル数に制限があります (多くの場合 10,000 回)。この 2 つを分ける明確な境界はありませんが、"EEPROM" という用語は、消去ブロックが小さく (1 バイト程度)、寿命が長い (通常 1,000,000 サイクル) 不揮発性メモリを指すのに一般的に使用されます。過去のマイクロコントローラの多くは、両方 (ファームウェア用のフラッシュ メモリとパラメータ用の小さな EEPROM) を搭載していましたが、最近のマイクロコントローラでは、フラッシュを使用して EEPROM をエミュレートする傾向があります。

2020年現在、フラッシュメモリはバイトプログラム可能なEEPROMよりもはるかに安価であり、システムが大量の不揮発性ソリッドステートストレージを必要とする場合には、フラッシュメモリが主流のメモリタイプとなっています。ただし、シリアルプレゼンス検出など、少量のストレージしか必要としないアプリケーションでは、EEPROMが依然として使用されています。^{[1] [2]}

1970 年代初頭、さまざまな企業や組織によって、電気的に再プログラム可能な不揮発性メモリの研究、発明、開発が行われました。

1971年、日本の国立研究機関である電気技術総合研究所の樽井康夫、林豊、永井清子によって、東京で開催された第3回固体素子会議で初期の研究が発表されました。 ^[3] 彼らは1972年に電気的に再プログラム可能な不揮発性メモリを製作し、 ^{[4] [5] [6]}この研究を10年以上続けました。^[7]しかし、この初期のメモリは動作するためにコンデンサに依存しており、^[4]現代のEEPROMにはそれが欠けています。

1972年にIBMは電気的に再プログラム可能な不揮発性メモリの発明の特許を取得しました。 [ ^{8]その年の後半には、}フラッシュメモリの発明者である舛岡富士夫が東芝でアバランシェ注入型MOSの特許を取得し^[9]、IBMもその年の後半に別の特許を取得しました。^[10]

1974年、NECは電気的に消去可能なキャリア注入デバイスの特許を取得しました。^[11]翌年、NECは日本特許庁に「EEPROM®」の商標を申請しました。商標は1978年に付与されました。^{[12] [13]}

これらのデバイスの理論的基礎はアバランシェ ホットキャリア注入である。一般的に、1970年代初頭のEPROMを含むプログラマブルメモリには、データ保持期間や消去/書き込みサイクル数などの信頼性と耐久性の問題があった。^[14]

東芝^{[9] [5]} 三洋電機（後のオン・セミコンダクター）^[15] IBM ^[16] インテル[ ^{17] [18]} NEC（後のルネサス エレクトロニクス）[ ^19] フィリップス （後のNXPセミコンダクター）^{[20] シーメンス（後のインフィニオンテクノロジーズ）[21]}ハネウェル（後の^アトメル） [ 22 ]^{テキサスインスツルメンツ[23 ] などの}大手半導体メーカーのほとんどは、 1977年まで電気的に再プログラム可能な不揮発性デバイスの研究、発明、製造を行っていた。

ファウラー・ノルドハイム・トンネル効果を利用してデータを消去する最初のEEPROMは、ベルンワルドによって発明され、1974年にシーメンスによって特許取得されました。 ^[24] 1977年2月、ヒューズ・エアクラフト・カンパニーのイスラエル系アメリカ人エリヤホウ・ハラリは、フローティングゲートとウェハーの間の薄い二酸化シリコン層を介したファウラー・ノルドハイム・トンネル効果に基づく最新のEEPROM技術の特許を米国で取得しました。ヒューズは、この新しいEEPROMデバイスを生産しました。^[25]

1977年5月、フェアチャイルドとシーメンスによって重要な研究成果が発表された。彼らは、ファウラー・ノルドハイム・トンネルホットキャリア注入を利用するために、それぞれ厚さ30Å未満の二酸化シリコンのSONOS（ポリシリコン-酸窒化物-窒化物-酸化物-シリコン）構造とSIMOS（スタックドゲート注入MOS）構造を使用した。^{[26] [27]}

1976年から1978年頃、ジョージ・ペルレゴスを含むインテルのチームは、このトンネル^E2PROM技術を改良するいくつかの発明を行った。 ^{[28] [29] 1978年に、彼らは}200Å未満の薄い二酸化シリコン層を備えた 16K（2Kワード×8）ビットのIntel 2816チップを開発した。^{[30] 1980年に、この構造は}FLOTOX（フローティングゲートトンネル酸化物） として一般に導入された。^[31] FLOTOX構造により、バイトあたりの消去/書き込みサイクルの信頼性が最大10,000回まで向上した。^[32] しかし、このデバイスでは、5Vの読み取り操作を除いて、バイト消去用に20～22VのV _PPバイアス電圧供給が追加で必要だった。^{[33] : 5–86} 1981年、ペルレゴスと他の2人のメンバーはインテルを離れ、E2PROMのプログラミングに必要な高電圧を供給するためにデバイス上のチャージポンプを使用するSeeq Technologyを設立し^ました 。1984年、ペルレゴスはSeeq Technologyを離れ、 Atmel^を設立しました。その後、Seeq TechnologyはAtmelに買収されました。^{[35] [36]}

電気的に変更可能な読み取り専用メモリ（EAROM）は、一度に1ビットまたは数ビットを変更できるEEPROMの一種です。 ^[37]書き込みは非常に遅いプロセスであり、読み取りアクセスに使用されるものよりも高い電圧（通常約12V）が必要です。EAROMは、まれにしか書き換える必要がない、部分的な書き換えのみを必要とするアプリケーションを対象としています。

前のセクションで説明したように、古いEEPROMは高い逆ブレークダウン電圧を備えたアバランシェブレークダウンベースのホットキャリア注入に基づいています。しかし、FLOTOXの理論的基礎は、フローティングゲートとウェハーの間の薄い二酸化シリコン層を介したファウラー・ノルドハイムトンネルホットキャリア注入です。言い換えれば、トンネル接合を使用しています。^[38]

物理現象そのものの理論的根拠は、今日のフラッシュメモリと同じです。しかし、フローティングゲート自体は1つのデータビットのプログラミングと消去のみを行うため、各FLOTOX構造は別の読み取り制御トランジスタと連動しています。^[39]

インテルのFLOTOXデバイス構造は、EEPROMの信頼性、つまり書き込みと消去のサイクルの耐久性とデータ保持期間を改善しました。FLOTOXに関するシングルイベント効果の研究資料が利用可能です。^[40]

現在、FLOTOXデバイスの構造に関する学術的な説明はいくつかの資料で見つけることができます。^{[41] [42] [43]}

現在、EEPROMは組み込みマイクロコントローラや標準EEPROM製品に使用されています。EEPROMはメモリ内の専用バイトを消去するためにビットあたり2トランジスタ構造を必要としますが、フラッシュメモリはメモリの領域を消去するためにビットあたり1トランジスタです。^[44]

EEPROM技術はクレジットカード、SIMカード、キーレスエントリーなどのセキュリティ機器に使用されているため、一部のデバイスにはコピー防止などのセキュリティ保護メカニズムが備わっています。^{[44] [45]}

EEPROM デバイスは、データの入出力にシリアルまたはパラレル インターフェイスを使用します。

一般的なシリアル インターフェイスは、SPI、I²C、Microwire、UNI/O、および1-Wireです。これらは 1 ～ 4 個のデバイス ピンを使用し、デバイスが 8 ピン以下のパッケージを使用できるようにします。

一般的な EEPROM シリアル プロトコルは、OP コード フェーズ、アドレス フェーズ、データ フェーズの 3 つのフェーズで構成されます。OP コードは通常、EEPROM デバイスのシリアル入力ピンに入力される最初の 8 ビットです (または、ほとんどの I²C デバイスでは暗黙的です)。その後に、デバイスの深さに応じて 8 ～ 24 ビットのアドレス指定が続き、最後に読み取りデータまたは書き込みデータが続きます。

各 EEPROM デバイスには通常、さまざまな機能にマップされた独自の OP コード命令セットがあります。SPI EEPROM デバイスでの一般的な操作は次のとおりです。

• 書き込み許可 (WRENAL)
• 書き込み禁止 (WRDI)
• 読み取りステータスレジスタ (RDSR)
• 書き込みステータスレジスタ (WRSR)
• データの読み取り (READ)
• データの書き込み (WRITE)

一部の EEPROM デバイスでサポートされているその他の操作は次のとおりです。

• プログラム
• セクター消去
• チップ消去コマンド

パラレル EEPROM デバイスには通常、8 ビットのデータ バスと、メモリ全体をカバーするのに十分な幅のアドレス バスがあります。ほとんどのデバイスには、チップ選択ピンと書き込み保護ピンがあります。一部のマイクロコントローラには、パラレル EEPROM も統合されています。

パラレル EEPROM の動作はシリアル EEPROM に比べてシンプルで高速ですが、ピン数が多い (28 ピン以上) ためデバイスが大きくなり、シリアル EEPROM やフラッシュが好まれるようになり、人気が低下しています。

EEPROM メモリは、厳密にはメモリ製品ではない他の種類の製品の機能を有効にするために使用されます。リアルタイム クロック、デジタルポテンショメータ、デジタル温度センサーなどの製品には、電源喪失時に必要となるキャリブレーション情報やその他のデータを保存するための少量の EEPROM が搭載されている場合があります。また、外部および内部フラッシュ メモリが使用される前は、ビデオ ゲーム カートリッジでゲームの進行状況や設定を保存するために使用されていました。

保存された情報には、耐久性とデータ保持という 2 つの制限があります。

書き換え中、フローティングゲートトランジスタのゲート酸化物は徐々に捕捉された電子を蓄積します。捕捉された電子の電界はフローティングゲートの電子に加わり、0と1の閾値電圧間のウィンドウを下げます。十分な回数の書き換えサイクルの後、差は認識できないほど小さくなり、セルはプログラムされた状態で固定され、耐久性障害が発生します。メーカーは通常、書き換えの最大回数を100万回以上と指定します。^[46]

保管中、フローティングゲートに注入された電子は、特に温度が上昇すると絶縁体を通過して電荷損失を引き起こし、セルを消去された状態に戻す可能性があります。メーカーは通常、10年以上のデータ保持を保証しています。^[47]

フラッシュ メモリは EEPROM の後継形式です。業界では、ブロック単位で消去可能なフラッシュ メモリではなく、バイト単位で消去可能なメモリに対して EEPROM という用語を使用する慣例があります。EEPROM は、同じ容量の場合、フラッシュ メモリよりも多くのダイ領域を占有します。これは、各セルが通常、読み取り、書き込み、および消去トランジスタを必要とするのに対し、フラッシュ メモリの消去回路は、大きなセル ブロック (多くの場合 512×8) で共有されるためです。

FeRAMやMRAMなどの新しい不揮発性メモリ技術は、一部のアプリケーションで徐々に EEPROM に取って代わりつつありますが、当面は EEPROM 市場のわずかな部分を占め続けると予想されます。

EPROMと EEPROMの違いは、メモリのプログラムと消去の方法にあります。EEPROM は、電界電子放出(業界では「ファウラー・ノルドハイム トンネリング」としてよく知られています) を使用して電気的にプログラムおよび消去できます。

EPROM は電気的に消去できず、フローティング ゲートへのホット キャリア注入によってプログラムされます。消去は紫外線光源によって行われますが、実際には多くの EPROM は紫外線を通さないプラスチックでカプセル化されており、「1 回限りのプログラム可能」になっています。

ほとんどの NOR フラッシュ メモリはハイブリッド スタイルです。つまり、プログラミングはホット キャリア インジェクションによって行われ、消去はファウラー ノルドハイム トンネリングによって行われます。

• 雪崩の内訳
• データフラッシュ
• EPROM
• 電界電子放出 § ファウラー・ノルドハイムトンネル効果
• フラッシュメモリ
• フローティングゲートMOSFET
• Intel HEX – ファイル形式
• プログラマー（ハードウェア）
• 量子トンネル効果
• SREC – ファイル形式
• トンネルジャンクション
• 読み取り専用メモリ(RMM)

• Gutmann (2001) 論文: 「半導体デバイスにおけるデータ残留」 | USENIX