z/アーキテクチャ

z/Architecture は、当初はESA Modal Extensions ( ESAME ) と呼ばれていた、IBMの64 ビット 複合命令セット コンピュータ(CISC)命令セット アーキテクチャであり、メインフレーム コンピュータに実装されています。IBM は、 2000 年後半に最初の z/Architecture ベースのシステムであるz900 を発表しました。 ^[1]その後の z/Architecture システムには、IBM z800、z990、z890、System z9、System z10、zEnterprise 196、zEnterprise 114、zEC12、zBC12、z13、z14、z15、z16があります。

z/Architecture は、以前の 32 ビット データ/31 ビット アドレッシング アーキテクチャーESA/390およびその前身である 32 ビット データ/24 ビット アドレッシングSystem/360との下位互換性を維持しています。IBM z13 は、ESA/390 アーキテクチャー モードでのオペレーティング システムの実行をサポートする最後の z Systems サーバーです。^[2]ただし、もともと ESA/390 アーキテクチャーで実行するように作成されたすべての 24 ビットおよび 31 ビットの問題状態アプリケーション プログラムは、この変更の影響を受けません。

z/ArchitectureにはESA/390のほぼすべての機能^{[a]が含まれており、さらにいくつかの新機能が追加されています。z/Architectureの機能[b]}には次のようなものがあります 。

S/370-XAで導入されたアーキテクチャを備えたチャネルサブシステム

ESA/390で導入された分岐相対命令

トリモーダル（24/31/64 ビット）アドレス

ESA/370で導入された 16 個の 32 ビット アクセス レジスタ (AR)

16 個の 64 ビット汎用レジスタ (GR)

System/370で導入された 16 個の 64 ビット制御レジスタ (CR)

16 個の 64 ビット浮動小数点レジスタ (FPR)

32 個の 128 ビット ベクター レジスタ (VR)。VR0 ～ VR15 のビット 0 ～ 63 には FPR0 ～ FPR15 が含まれます。

1 32 ビット浮動小数点制御 (FPC) レジスタ

1 128ビットプロセッサステータスレジスタ（PSW）には、64ビットの命令アドレスが含まれます。

8 KiB プレフィックス ストレージ領域 (PSA)

暗号化機能

ESA/390 によって追加されたIEEE 2 進浮動小数点命令

IEEE 10進浮動小数点命令

各機能がいつ導入されたかについては、「動作原理」を参照してください。^{[3] [4]}

各プロセッサにはこれらのレジスタがある

• アクセスレジスタ
• ブレークイベントアドレスレジスタ (BEAR)
• 制御レジスタ
• 浮動小数点制御（FPC）レジスタ
• 浮動小数点レジスタ
• 一般登録簿
• プレフィックスレジスタ
• プログラムステータスワード (PSW)
• ベクトルレジスタ

各CPUには16個の32ビットアクセスレジスタがあります。^{[5] [11]} ARモードで実行されているプログラムがレジスタ1～15をベースレジスタとして、またはアドレスを含むレジスタオペランドとして指定すると、CPUはアドレス変換中に関連付けられたアクセスレジスタを使用します。

64ビットのBEAR ^{[6] [12]}には、命令の連続実行を中断した最後の命令のアドレスが含まれています。割り込みは、BEARを実アドレス272（110 ₁₆）のダブルワードに格納します。分岐の実行後、BEARには分岐のアドレスではなく実行のアドレスが含まれます。

16 個の 64 ビット制御レジスタは、PSW に含まれる情報を除き、CPU の制御とステータスを提供します。これらは、IBM S/390プロセッサの以前のESA/390の制御レジスタの進化型拡張機能です。特定の機能に依存するフィールドの詳細については、「Principles of Operation」を参照してください。^[13] z/Architecture では制御レジスタが 32 ビットから 64 ビットに拡張されているため、ビット番号は ESA/390 とは異なります。

FPC レジスタには、割り込みマスク (IM)、ステータス フラグ (SF)、データ例外コード (DXC)、10 進丸めモード (DRM)、および 2 進丸めモード (BRM) が含まれます。割り込みによって DXC が格納されるのは、AFP レジスタ (追加の浮動小数点レジスタ) の制御ビット (制御レジスタ 0 のビット 13) が 1 の場合のみです。また、DXC の個々のビットは通常は意味を持ちますが、プログラムでは通常、個々のビットを照会するのではなく、8 ビットの整数として扱う必要があります。

各 CPU には 16 個の 64 ビット浮動小数点レジスタがあり、FP0-15 は VR0-15 のビット 0-63 を占有します。

各 CPU には 16 個の 64 ビット汎用レジスタがあり、アキュムレータ、ベース レジスタ [c]、インデックス レジスタ [c] として機能します。Grandéとして指定^された^命令は64ビットすべてを操作します。Extended-Immediate Facility によって追加された一部の命令は、レジスタ内の任意のハーフワードまたはワードを操作します。他のほとんどの命令は、ビット 0 ～ 31 を変更または使用しません。

プレフィックス レジスタは、実アドレスを絶対アドレスに変換するときに使用されます。z/Architecture モードでは、PSA は 2 ページ (8 KiB) です。ビット 0 ～ 32 および 51 ～ 63 は常にゼロです。実アドレスのビット 0 ～ 50 がゼロの場合、プレフィックス レジスタのビット 0 ～ 50 に置き換えられます。実アドレスのビット 0 ～ 50 がプレフィックス レジスタのビット 0 ～ 50 と等しい場合、ゼロに置き換えられます。

PSW には、CPU 上で現在実行中のプログラムの状態を反映する命令アドレスやその他のフィールドが保持されます。プログラムの状態は、制御レジスタの内容によっても影響を受けます。

各 CPU には 32 個の 128 ビット ベクター レジスタがあります。{{sfn|z|loc=ベクター レジスタ|pp=2-5–2-6 VR0-15 のビット 0-63 は FPR0-15 でもあります。ベクター レジスタには、16 個の 8 ビット フィールド、8 個の 16 ビット フィールド、4 個の 32 ビット フィールド、2 個の 64 ビット フィールド、または 1 個の 128 ビット フィールドを含めることができます。

IBM は、z/Architecture 内のメモリを主ストレージと拡張ストレージに分類します。

メインストレージは8ビットバイト（オクテット）でアドレス指定され、より大きな^[d]グループに整列されます。

ハーフワード

2バイト

16ビット

言葉

4バイト

32ビット

ダブルワード

8バイト

64ビット

クワッドワード

16バイト

128ビット

ページ

4096 バイト

^{z/Architecture では 0 から 2 64} -1までの実アドレスと仮想アドレスが許可されますが、エンジニアリング上の制約により、現在のモデルと計画中のモデルはそれよりはるかに少ない数に制限されます。

拡張ストレージは 4 KiB ブロックでアドレス指定され、ブロック番号は 0 から 2 ³²の範囲になります。

z/Architectureには3種類の主記憶アドレスがある

仮想アドレス

アプリケーション プログラムから見えるアドレス。これはアドレス空間へのオフセットであり、ページ テーブルとセグメント テーブルを介したアドレス変換の対象となります。

実住所

アドレス変換後のアドレス、または変換をオフにして実行されている OS コンポーネントによって認識されるアドレス。プレフィックスが付けられる場合があります。

絶対アドレス

プレフィックス後のアドレスは、プレフィックスレジスタを介して最初の2ページ^{[e]を参照します。}

z/Architecture は、ESA と同じ切り捨てアドレス指定を使用しますが、いくつかの追加の命令形式があります。ESA と同様に、AR モードでは、各非ゼロ ベース レジスタは、アドレス空間を指定するベース レジスタに関連付けられます。命令に応じて、アドレスは複数の異なる形式で提供される場合があります。

R

住所は一般レジスターに格納されている

相対的

現在の命令からの符号付き 16 ビット ハーフワード オフセット。

相対的に長い

現在の命令からの符号付き 32 ビット ハーフワード オフセット。

RS

ベースレジスタと12ビットの変位

RX

ベースレジスタ、インデックスレジスタ、12ビットの変位

はい

ベース レジスタ、インデックス レジスタ、および 20 ビットの変位。俗に「Yonder」と呼ばれます。

S/370-XAとESAでサポートされている2つのアドレッシングモードに加えて、a/Architectureには64ビットの仮想アドレスを持つ拡張アドレッシングモードがあります。アドレッシングモードはPSWのEA（ビット31）とBA（ビット32）ビットによって制御されます。有効な組み合わせは次のとおりです。

• 00 24ビットアドレス指定
• 01 31ビットアドレス指定
• 11 64ビットアドレス指定

^{z/Architectureは、PSWの[14]}ビット5（DATモードビット）とビット16-17（アドレス空間制御（AS）ビット） によって制御される4つの仮想変換モードをサポートしています。

プライマリスペースモード

すべてのストレージ参照はプライマリアドレス空間の変換テーブルを使用する

アクセスレジスタモード

すべてのストレージ参照では、ベース レジスタに関連付けられたアクセス レジスタによって指定された変換テーブルが使用されます。

セカンダリスペースモード

すべてのストレージ参照は、セカンダリアドレス空間の変換テーブルを使用します。

ホームスペースモード

すべてのストレージ参照はホームアドレス空間の変換テーブルを使用する

IBM のオペレーティング システム z/OS、z/VSE、z/TPF、およびz/VM は、 z/Architecture をサポートするMVS、VSE、トランザクション処理機能(TPF)、およびVMのバージョンです。z/OS、z/VSE、および z/VM の古いバージョンは、32 ビット システムを引き続きサポートします。z/OS バージョン 1.6 以降、z/VSE バージョン 4 以降、およびz/VMバージョン 5 以降では、z/Architecture が必要です。

Linux は、IBM Z 上の Linuxで z/Architecture もサポートします。

z/Architecture は、異なるアドレス サイズを使用する場合でも、複数のオペレーティング システムとアプリケーションの同時実行をサポートします。これにより、ソフトウェア開発者は、アプリケーションとデータ構造に最も有利なアドレス サイズを選択できます。

2009 年 7 月 7 日、IBM は、自社のオペレーティング システムの 1 つの新バージョンを発表した際に、アーキテクチャー レベル セット 4 ( ALS 4 ) が存在し、System z10 およびそれ以降のマシンに実装されていることを暗黙的に述べました。^{[15] [16]} ALS 4 は LOADxx でもARCHLVL 3として指定されていますが、それ以前の z900、z800、z990、z890、System z9 では ARCHLVL 2 が指定されていました。System z10 の以前の発表では、50 を超える新しいマシン命令、1 MB のページ フレーム、ハードウェア 10 進浮動小数点ユニット (HDFU) などの追加機能を備えた z/Architecture を実装するとだけ指定されていました。^{[17] [18]}

z/OSを含む、z/Architecture 用のほとんどの^{[引用が必要]} オペレーティング システムでは、アーキテクチャ上の制限ではなく、効率性と互換性の理由から、コード実行が各仮想アドレス空間の最初の 2 GB (31 アドレス ビット、または 2 ³¹アドレス可能バイト)に制限されるのが一般的です。Linux on IBM Z では、64 ビットのアドレス範囲内でコードを実行できます。

各 z/OSアドレス空間(64 ビット アドレス空間と呼ばれる) のサイズは 16エクサバイトです。

Java プログラミング言語の z/OS 実装は例外です。z/OS仮想メモリ実装は複数の 2 GB アドレス空間をサポートし、2 GB を超えるプログラム コードの同時実行を許可します。

データ専用スペースは、読み取りと書き込みは可能ですが、実行可能コードとして使用できないメモリ領域です。(他の最新プロセッサのNX ビットと同様です。) デフォルトでは、z/Architecture メモリ スペースは 64 ビット ポインターによってインデックス付けされ、実行中のプログラムから最大 16 エクサバイトのメモリを参照できます。

16エクサバイトを超えるデータ アドレス空間を必要とするアプリケーションでは、 追加のアドレス空間またはデータ専用空間を使用して、拡張アドレス指定技術を採用できます。ユーザー プログラムで使用できるデータ専用空間は、次のように呼ばれます。

• データスペース（「データスペース」と呼ばれることもある）^{[19] [20]}および
• ハイパースペース（ハイパフォーマンススペース）^{[21] [22]}

これらの空間は、どちらもプログラムが作成できる仮想ストレージ領域であり、最大2 ギガバイトである点で似ています。アドレス空間とは異なり、データスペースまたはハイパースペースにはユーザーデータのみが含まれ、システム制御ブロックや共通領域は含まれません。プログラムコードはデータスペースまたはハイパースペースで実行できません。^[23]

データスペースはバイト アドレス指定可能であるのに対し、ハイパースペースはページ アドレス指定可能であるという点で、ハイパースペースと異なります。

伝統的に、IBM メインフレームのメモリはバイト単位でアドレス指定可能でした。この種のメモリは「中央ストレージ」と呼ばれています。IBM メインフレーム プロセッサは 1980 年代から 1990 年代にかけて、別の種類のメモリである拡張ストレージをサポートしていました。これは1985 年にIBM 3090ハイエンド メインフレーム シリーズで初めて導入されました。 ^[24]

拡張ストレージは 4KB ページでアドレス指定可能です。アプリケーションが拡張ストレージ内のデータにアクセスする場合、まず中央ストレージに移動する必要があります。同様に、中央ストレージから拡張ストレージへのデータの移動は、4KB ページの倍数で行われます。当初、ページの移動は、ページング サブシステム コードによる比較的コストのかかる命令を使用して実行されていました。

MVPG (ページ移動) 命令と ADMF (非同期データ移動機能) 機能の導入により、中央ストレージと拡張ストレージ間で単一ページおよびページ グループを移動する際のオーバーヘッドが削減されました。

MVPG 命令と ADMF は、拡張ストレージ内のデータにアクセスするために、通常はz/OSまたはz/VM (および ACP?) のミドルウェアによって明示的に呼び出されます。次のような用途があります。

• MVPG は、拡張ストレージ内のハイパースペース内のバッファーにアクセスするために、VSAMローカル共有リソース (LSR) バッファー プール管理によって使用されます。
• MVPG と ADMF は両方とも、IBM Db2によってハイパープールへのアクセスに使用されます。ハイパープールは、ハイパースペースにあるバッファー プールの一部です。
• VM ミニディスク キャッシュ。

1990 年代半ばまでは、中央ストレージと拡張ストレージはプロセッサ上の物理的に異なるメモリ領域でした。1990 年代半ば以降、中央ストレージと拡張ストレージは、基盤となるプロセッサ メモリの割り当ての選択肢に過ぎませんでした。これらの選択は、特定の想定される用途に基づいて行われました。たとえば、拡張ストレージは、ハイパーバッチ機能 (ハイパースペースにアクセスするために MVPG 命令を使用する) に必要です。

前述のハイパースペースとページングのケースに加えて、拡張ストレージには次のような用途があります。

• 拡張ストレージ内のシミュレートされたデバイスに一時データ セットを保存する拡張ストレージへの仮想 I/O (VIO)。(この機能は、中央ストレージの VIO に置き換えられました。)
• VM ミニディスク キャッシュ。

z/OS は拡張ストレージのサポートを廃止しました。z/OS 内のすべてのメモリは中央ストレージになりました。z /VM 6.4 は、拡張ストレージのすべての使用に対するサポートを廃止するという方針表明を満たしています。

IBMはMVPGを「1ページを移動し、ページの移動が完了するまで中央プロセッサは他の命令を実行できない」と説明している。^[25]

MVPGメインフレーム命令^[26]（M o V e P a G e、オペコードX'B254'）はMVCL（M o V e C haracter L ong）命令と比較され、どちらも1つの命令を使用してメインメモリ内で256バイト以上を移動できます。これらの命令はアトミック性の定義に準拠していませんが、文書化されたタイミングと重複しない制約内で単一の命令として使用できます。^{[27] ：注8、7～27ページ [28]}

メインメモリ内で256バイトを超えるデータを移動させる必要性は、歴史的にはソフトウェア^[29]（MVCループ）で対処されてきたが、 1970年のSystem/370の発表時に導入されたMVCL ^[30]や、1989年にIBMが特許を取得し発表したMVPG ^[31]にはそれぞれ利点がある。^[32]

1992年に導入されたADMF（非同期データムーバー機能）は、単一ページに限定されたMVPG（ページ移動）命令の機能を上回り、^[33]中央ストレージと拡張ストレージ間でページグループを移動できます。

IOSADMFというマクロ命令は、 「ADMFの直接的な低レベル使用」を回避するAPIとして説明されており、 ^{[34]ハイパースペースへのデータの読み取り[f]}やハイパースペースからのデータの書き込みに使用できます。^[35]ハイパースペースはDSPSERV CREATEを使用して作成されます。

再入可能性を提供するために、IOSADMFは「リストフォーム」と「実行フォーム」と一緒に使用されます。^[36]

Platform Solutions Inc. (PSI) は以前、z/Architecture と互換性のあるItaniumベースのサーバーを販売していました。IBM は 2008 年 7 月に PSI を買収し、PSI システムはもう入手できません。 ^[37] FLEX-ES、zPDT、Hercules エミュレーターも z/Architecture を実装しています。VOS3オペレーティングシステムの新しいリリースを実行する日立メインフレームは、ESA/390 に加えて、いくつかの 64 ビット命令を含む日立独自の CPU 命令を実装しています。日立は 2002 年に発表された z900-G2/z800 CPU で IBM と正式に協力しましたが、日立のマシンは z/Architecture と互換性がありません。

ず

z/Architecture Principles of Operation (PDF) (第 14 版)。IBM . 2022 年 5 月。SA22-7832-13 . 2024 年6 月 28 日に閲覧。

• プログラミングの推進 - アトミック操作と非アトミック操作
• コンピュータ設計の原則 - 原子性