複雑な命令セットを持つコンピュータ

1970年代、高級言語の分析により、コンパイラが複雑な機械語を生成していることが明らかになった。新しい命令によってパフォーマンスを向上させることができると判断された。アセンブリ言語では使用を想定していなかったものの、コンパイルされた高級言語には適した命令がいくつか追加された。コンパイラはこれらの命令を活用するように更新された。意味的に豊富な命令とコンパクトなエンコーディングの利点は、現代のプロセッサ、特にキャッシュが中心的な役割を果たす高性能分野（ほとんどの組み込みシステムとは対照的）でも見られる。これは、高速ではあるものの複雑で高価なこれらのメモリは本質的にサイズが限られているため、コンパクトなコードが有利になるためである。

多くの（ただし全てではない）CISCプロセッサにおいて、マイクロコードによって定義された動作を実行する回路は、それ自体がプロセッサであり、その構造は多くの点で初期のCPU設計を彷彿とさせる。1970年代初頭、このことが、シーケンス処理やデコード処理のために（当時としては比較的大きく高価だった）ROMテーブルやPLA構造を用いずに済むように、よりシンプルなプロセッサ設計に戻るというアイデアを生み出した。

初期の（後付けでRISCとラベル付けされた）プロセッサ（IBM 801 – IBMワトソン研究所、1970年代半ば）は、もともとCISC設計の内部マイクロコードカーネルまたはエンジンとして使用することを意図した、密にパイプライン化された単純なマシンでしたが、RISCの概念をより多くの人々に紹介したプロセッサにもなりました。目に見える命令セットの単純さと規則性により、マシンコードレベル（つまりコンパイラが見るレベル）でのプロセッサステージの重複（パイプライン処理）の実装が容易になります。しかし、そのレベルでのパイプライン処理は、当時実現可能な限られたコンポーネント数と配線の複雑さの中で実装する複雑さにもかかわらず、命令サイクル時間を短縮するために、すでに一部の高性能CISC「スーパーコンピュータ」で使用されていました。一方、CISCプロセッサの内部マイクロコード実行は、特定の設計に応じてパイプライン化の度合いが異なり、したがってRISCプロセッサの基本構造と多かれ少なかれ類似していました。 

1965年に初めて納入されたスーパーコンピュータCDC 6600は、後世になってRISCと呼ばれるようになった。^{[ 7 ] [ 8 ]} ロードストアアーキテクチャを採用しており、プログラマの制御下で最大5つのロードと2つのストアを同時に実行できた。また、複数の機能ユニットが同時に動作できた。

より現代的な文脈では、典型的な CISC アーキテクチャの一部で使用される複雑な可変長エンコーディングにより、CISC プログラミング モデルのスーパースカラ実装を直接構築することは複雑ではあるものの、依然として実現可能です。順序通りのスーパースカラである初代Pentiumと、順序外のスーパースカラであるCyrix 6x86 は、この例としてよく知られています。典型的な CISC マシンのオペランドに対する頻繁なメモリ アクセスは、コードから抽出できる命令レベルの並列性を制限する可能性がありますが、これは現代の設計で使用される高速キャッシュ構造やその他の対策によって大きく緩和されます。本質的にコンパクトで意味的に豊富な命令のため、マシン コード ユニット (つまりバイトまたはビットごと) あたりに実行される平均作業量は RISC プロセッサよりも CISC プロセッサの方が高く、これが現代のキャッシュ ベースの実装において大きな利点となる可能性があります。

ロジック、PLA、マイクロコード用のトランジスタはもはや希少なリソースではありません。現在、トランジスタの最大数によって制限されているのは、大容量の高速キャッシュメモリだけです。CISCデコーダのトランジスタ数は複雑ですが、プロセッサあたりのトランジスタ総数（大部分はキャッシュに使用）のように指数関数的に増加するわけではありません。より優れたツールと強化されたテクノロジーと相まって、これにより、ロードストア制限のない（つまり非RISCの）高度にエンコードされた可変長設計の新しい実装が実現しました。これは、ユビキタスなx86（下記参照）などの古いアーキテクチャの再実装や、組み込みシステム用マイクロコントローラの新しい設計、および同様の用途を規定しています。最新のx86の場合のスーパースカラの複雑さは、命令を1つ以上のマイクロオペレーションに変換し、それらのマイクロオペレーションを動的に発行することによって解決されました。つまり、間接的かつ動的なスーパースカラ実行です。Pentium ProとAMD K5は、この初期の例です。これにより、比較的シンプルなスーパースカラ設計を（かなり複雑な）デコーダ（およびバッファ）の後段に配置することが可能になり、いわば両方の利点を多くの点で享受できる。この手法は、IBM z196以降のz/Architectureマイクロプロセッサでも採用されている。

1980年代半ばまでに、コンピュータ業界ではRISCの方がCISCよりも効率的であるというコンセンサスが確立された。Digital Equipment Corporationは、RISCの価格性能比はせいぜいCISCの半分程度だと推定した。CISCベンダーからの考えられる2つの反応は以下のとおりである。^{[ 9 ]}

• 現在のアーキテクチャの限界に達するまで、CISCを可能な限り改善する。IBMメインフレームおよびx86向けに選択された。

• RISCへの移行をできるだけ早く進めるべきだ。サン・マイクロシステムズは、モトローラ68000シリーズからSPARCに移行することで、この方針を選択した。

Intel は x86 を RISC のパフォーマンスに匹敵するように改良することに成功しました。^{[ 10 ]} CISC と RISC の設計と実装が継続的に進化するにつれて、CISC と RISC という用語はあまり意味を持たなくなってきました。Intel、AMD、Cyrix、IBM の最初の高度に (または密に) パイプライン化された x86 実装である 486 設計は、前身のすべての命令をサポートしていましたが、典型的な RISC 命令セットよりわずかに多い (つまり、典型的な RISC のロード ストア制限がない)かなり単純な x86 サブセットでのみ最大の効率を達成しました。 ^{[ 5 ]} Intel P5 Pentium世代は、これらの原則のスーパースカラ バージョンでした。しかし、最新の x86 プロセッサは、(通常) 命令をデコードして内部でバッファリングされたマイクロ操作の動的なシーケンスに分割し、パイプライン (オーバーラップ) 方式でより大きなサブセットの命令を実行するのに役立ち、コード ストリームからより高度な並列性を抽出することを容易にして、さらに高いパフォーマンスを実現します。

一般的な単純化（一部の学術テキストにも見られる）とは異なり、すべての CISC がマイクロコード化されている、あるいは「複雑な」命令を持っているわけではありません。^{[ 11 ]} CISC はロードストア (RISC) アーキテクチャ以外のすべてを意味する包括的な用語になったため、CISC を定義するのは命令の数でも、実装や命令の複雑さでもなく、算術命令がメモリへのアクセスも実行することです。^{[ 12 ]}小さな 8 ビット CISC プロセッサと比較すると、RISC 浮動小数点命令は複雑です。CISC は複雑なアドレッシング モードを持つ必要さえありません。32 ビットまたは 64 ビットの RISC プロセッサは、小さな 8 ビット CISC プロセッサよりも複雑なアドレッシング モードを持つ可能性があります。

PDP -10、PDP-8、x86プロセッサ、Intel 4004、Motorola 68000シリーズプロセッサ、IBM Zメインフレーム、Burroughs B5000、VAX、Zilog Z80000、およびMOS Technology 6502は、命令の数、サイズ、形式、レジスタの数、タイプ、サイズ、および使用可能なデータ型において大きく異なります。一部は部分文字列のスキャン、任意精度BCD演算、超越関数などの操作をハードウェアでサポートしていますが、他のものは8ビットの加算と減算しかサポートしていません。しかし、これらはすべてCISCカテゴリ^{[ 13 ]}に属します。これは、実際の計算を実行する同じ命令内でメモリの内容をロードおよび/またはストアする「ロード操作」命令を持っているためです。例えば、固定長命令が 8 つしかなく、マイクロコードがまったくない PDP-8 は、命令の動作方法から CISC であり、230 を超える命令 (一部の VAX よりも多い) を持ち、レジスタのリネーミングやリオーダー バッファなどの複雑な内部構造を持つ実装がいくつかある PowerPCは RISC であり、Minimal CISCは 8 つの命令しか持たないが、メモリ アクセスと計算を同じ命令に組み合わせているため明らかに CISC である。^{[ 14 ]}