90nmプロセス

90 nm プロセスとは、最小加工寸法が 90 ナノメートルの集積回路を製造するために半導体製造で使用される技術を指します。これは、以前の130 nm プロセスよりも進歩したものでした。最終的には、 65 nm、45 nm、32 nm プロセスなどのより小さなプロセスノードが後継となりました。

これは、東芝、ソニー、サムスン、IBM、インテル、富士通、TSMC、エルピーダ、AMD、インフィニオン、テキサス・インスツルメンツ、マイクロン・テクノロジーなどの半導体企業によって2003年から2005年の間に商品化されました。

90 nm という値の起源は歴史的なもので、2 ～ 3 年ごとに 70% のスケーリングの傾向を反映しています。この名称は、国際半導体技術ロードマップ(ITRS) によって正式に決定されています。

90nmノードでは300mmのウエハサイズが主流になりました。それ以前のウエハサイズは直径200mmでした。

193 nm の波長は、主に 90 nm ノードで、多くの (ただしすべてではない) 企業によって重要な層のリソグラフィー用に導入されました。この移行に関連する歩留まりの問題 (新しいフォトレジストの使用による) は、この移行に関連する高コストに反映されました。

少なくとも1997年以降、「プロセスノード」は純粋にマーケティング上の名称であり、集積回路上の寸法とは関係がありません。^[1]「90nm」デバイスのゲート長、金属ピッチ、ゲートピッチはいずれも90ナノメートルではありません。^[2]^[3]^[4]^[5]

歴史

90nm シリコンMOSFET は、 1988年にイラン人エンジニアのガヴァム・シャヒディ（後にIBM取締役）が MITのDAアントニアディス、HIスミスと共同で製造した。このデバイスはX線リソグラフィーを使用して製造された。^[6]

東芝、ソニー、サムスンは 2001年から2002年にかけて90nmプロセスを開発し、2002年に東芝のeDRAMとサムスンの2Gb NAND フラッシュメモリに導入された。^[7]^[8] IBMは2002年にシャヒディが開発を主導した90nmシリコンオンインシュレータ（SOI）CMOSプロセスを実証した。同年、インテルは90nm歪みシリコンプロセスを実証した。^[9]富士通は2003年に90nmプロセスを商業的に導入し^[10]、 TSMCは2004年にそれに続いた。^[11]

マイクロンテクノロジーのグルテジ・シン・サンドゥは、DRAMメモリデバイス用の原子層堆積高誘電率膜の開発を開始しました。これにより、 90nmノードDRAMから始まる半導体メモリのコスト効率の高い実装が促進されました。 ^[12]

インテルの90nmプロセスでは、トランジスタ密度は1平方ミリメートルあたり145万トランジスタ（MTr/mm2）である。^[13]

例: エルピーダ 90 nm DDR2 SDRAM プロセス

エルピーダメモリの90nm DDR2 SDRAMプロセス。^[14]

300mmウエハサイズの使用
光近接効果補正機能を備えたKrF（248 nm）リソグラフィーの使用
512 メガビット
1.8V動作
以前の110nmおよび100nmプロセスの派生

90nmプロセス技術を採用したプロセッサ

ソニー/東芝EE + GS (プレイステーション 2 ) - 2003 ^[15]
ソニー/東芝/IBM Cell プロセッサ- 2005
IBM PowerPC G5 970FX - 2004
IBM PowerPC G5 970MP - 2005
IBM PowerPC G5 970GX - 2005
IBM 「ウォーターヌース」 Xbox 360 プロセッサ - 2005
インテルPentium 4プレスコット - 2004-02
インテルセレロンD プレスコット-256 - 2004-05
インテルPentium M ドーサン- 2004-05
インテルセレロンMドーサン-1024 - 2004-08
Intel Xeon Nocona、アーウィンデール、クランフォード、ポトマック、パックスビル - 2004-06
インテルPentium Dスミスフィールド - 2005-05
AMD Athlon 64ウィンチェスター、ベニス、サンディエゴ、オーリンズ - 2004-10
AMD Athlon 64 X2マンチェスター、トレド、ウィンザー - 2005-05
AMD Sempronパレルモおよびマニラ - 2004-08
AMD Turion 64ランカスターおよびリッチモンド - 2005-03
NVIDIA GeForce 8800 GTS (G80) - 2006
AMD Turion 64 X2テイラーおよびトリニダード - 2006-05
AMD Opteron Venus、Troy、Athens - 2005-08
AMD デュアルコアOpteronデンマーク、イタリア、エジプト、サンタアナ、サンタローザ
VIA C7 - 2005-05
ルンソン（ゴッドソン）2Е STLS2E02 - 2007-04
ルンソン（ゴッドソン）2F STLS2F02 - 2008-07
MCST-4R - 2010-12
エルブルス-2S+ - 2011-11

参照

参考文献

^ 「ナノメートルはもうない – EEJournal」。2020年7月23日。
^ Shukla, Priyank. 「プロセスノードの進化の簡単な歴史」。design -reuse.com 。 2019年7月9日閲覧。
^ Hruska、Joel。「14nm、7nm、5nm：CMOS はどこまで低くなるのか？エンジニアに聞くか経済学者に聞くかによって答えは異なる...」ExtremeTech。
^ 「独占：Intelは本当にプロセスリードを失い始めているのか？7nmノードは2022年にリリース予定」wccftech.com 2016年9月10日。
^ 「10nmでの生活。（それとも7nm？）そして3nm - 先進シリコンプラットフォームの展望」eejournal.com 2018年3月12日。
^ Shahidi, Ghavam G.; Antoniadis, DA; Smith, HI (1988 年 12 月)。「サブ 100 nm チャネル長 Si MOSFET におけるホットエレクトロン生成基板電流の低減」。IEEE Transactions on Electron Devices。35 ( 12): 2430–。Bibcode : 1988ITED...35.2430S。doi :10.1109/16.8835 。
^ 「東芝とソニー、半導体プロセス技術で大きな進歩を遂げる」東芝。2002年12月3日。 2019年6月26日閲覧。
^ 「2000年から2009年までの私たちの誇りある伝統」。サムスン半導体。サムスン。 2019年6月25日閲覧。
^ 「IBM、Intel、90nmで争う」EE Times 2002年12月13日。 2019年9月17日閲覧。
^ 「65nm CMOSプロセステクノロジー」(PDF) 。 2020年5月16日時点のオリジナル(PDF)よりアーカイブ。 2019年6月20日閲覧。
^ 「90nmテクノロジー」。TSMC 。 2019年6月30日閲覧。
^ 「IEEE Andrew S. Grove Award Recipients」。IEEE Andrew S. Grove Award。米国電気電子学会。2018年9月9日時点のオリジナルよりアーカイブ。2019年7月4日閲覧。
^ 「Intel の 10nm Cannon Lake と Core i3-8121U の徹底レビュー」。
^ エルピーダの Via Technology Forum 2005 でのプレゼンテーションとエルピーダ 2005 年次報告書
^ 「PLAYSTATION®のコアで使用されているEMOTION ENGINE®とGRAPHICS SYNTHESIZERが1つのチップに」(PDF)。ソニー。2003年4月21日。 2019年6月26日閲覧。

外部リンク

PCワールドレビュー
ITworldのレビュー
アム
富士通^{[永久リンク切れ‍ ]}
インテル
2002年8月、Intelよりリリース

[urlNo_More_Nanometers_–_EEJournal-1] 「ナノメートルはもうない – EEJournal」。2020年7月23日。

[2] Shukla, Priyank. 「プロセスノードの進化の簡単な歴史」。design -reuse.com 。 2019年7月9日閲覧。

[3] Hruska、Joel。「14nm、7nm、5nm：CMOS はどこまで低くなるのか？エンジニアに聞くか経済学者に聞くかによって答えは異なる...」ExtremeTech。

[4] 「独占：Intelは本当にプロセスリードを失い始めているのか？7nmノードは2022年にリリース予定」wccftech.com 2016年9月10日。

[5] 「10nmでの生活。（それとも7nm？）そして3nm - 先進シリコンプラットフォームの展望」eejournal.com 2018年3月12日。

[6] ^ Shahidi, Ghavam G.; Antoniadis, DA; Smith, HI (1988 年 12 月)。「サブ 100 nm チャネル長 Si MOSFET におけるホットエレクトロン生成基板電流の低減」。IEEE Transactions on Electron Devices。35 ( 12): 2430–。Bibcode : 1988ITED...35.2430S。doi :10.1109/16.8835 。

[7] 「東芝とソニー、半導体プロセス技術で大きな進歩を遂げる」東芝。2002年12月3日。 2019年6月26日閲覧。

[samsung2000s-8] 「2000年から2009年までの私たちの誇りある伝統」。サムスン半導体。サムスン。 2019年6月25日閲覧。

[9] 「IBM、Intel、90nmで争う」EE Times 2002年12月13日。 2019年9月17日閲覧。

[fujitsu-10] 「65nm CMOSプロセステクノロジー」(PDF) 。 2020年5月16日時点のオリジナル(PDF)よりアーカイブ。 2019年6月20日閲覧。

[11] 「90nmテクノロジー」。TSMC 。 2019年6月30日閲覧。

[ieee-12] 「IEEE Andrew S. Grove Award Recipients」。IEEE Andrew S. Grove Award。米国電気電子学会。2018年9月9日時点のオリジナルよりアーカイブ。2019年7月4日閲覧。

[13] 「Intel の 10nm Cannon Lake と Core i3-8121U の徹底レビュー」。

[14] エルピーダの Via Technology Forum 2005 でのプレゼンテーションとエルピーダ 2005 年次報告書

[15] 「PLAYSTATION®のコアで使用されているEMOTION ENGINE®とGRAPHICS SYNTHESIZERが1つのチップに」(PDF)。ソニー。2003年4月21日。 2019年6月26日閲覧。