Loading article…
 | |
| 形成 | 2006年3月 |
|---|---|
| タイプ | 業界団体 |
| 目的 | フラッシュメモリの標準化 |
| Webサイト | 詳しくはこちら |
オープンNANDフラッシュインターフェースワーキンググループ（ONFIまたはONFi [1]、小文字の「i」）は、NANDフラッシュメモリとそれと通信するデバイスのオープン標準の開発に取り組むテクノロジー企業のコンソーシアムです。ONFIの設立は、2006年3月のIntel Developer Forumで発表されました。[2]
歴史
グループの目標には、新しい消費者向けフラッシュメモリ カードフォーマットの開発は含まれていませんでした。[3]むしろ、ONFI は、不揮発性メモリ集積回路(チップ) の中で最も広く使用されている形式である生の NAND フラッシュ チップへの低レベル インターフェイスの標準化を目指しています。2006 年には、約 1 兆MiBのフラッシュ メモリが消費者向け電子機器に組み込まれ、2007 年までに生産量が倍増すると予想されていました。 [4] 2006 年の時点で、ほとんどのベンダーの NAND フラッシュ メモリ チップは、同様のパッケージを使用し、同様のピン配置を持ち、同様の低レベル コマンド セットを受け入れました。その結果、より高性能で安価な NAND フラッシュ モデルが利用可能になった場合、製品設計者は大きな設計変更なしでそれらを組み込むことができます。ただし、「同様の」動作は最適ではありません。[5]タイミングとコマンド セットの微妙な違いにより、新しいモデルのフラッシュ チップが製品に使用される場合は、製品を徹底的にデバッグしてテストする必要があります。 [4]フラッシュコントローラが様々なNANDフラッシュチップで動作することが予想される 場合、それらのインターフェイスの違いに対処する方法を知るために、ファームウェアにそれらのテーブルを保存する必要があります。 [4] [5] これにより、フラッシュベースのデバイスの複雑さと市場投入までの時間が増加し、ファームウェアが更新されない限り、将来のNANDフラッシュモデルと互換性がなくなる可能性があります。 [アップデート]
したがって、NANDフラッシュの標準化の主な動機の1つは、異なるメーカーのNANDチップ間の切り替えを容易にし、それによってメーカー間の競争が激化することでNANDベース製品の迅速な開発と価格の低下を可能にすることでした。2006年までに、NANDフラッシュはSDRAMやハードディスクドライブのようなコモディティ製品になりました[6] 。USBフラッシュドライブ、MP3プレーヤー、ソリッドステートドライブなど、多くのパソコンや家電製品に組み込まれています。製品設計者は、たとえば新しいNANDフラッシュチップが、異なるメーカーのハードディスクと同じくらい簡単に交換できることを望んでいました。[6] [7]
歴史的な類似点
NAND フラッシュの標準化の取り組みは、電子部品の以前の標準化に例えることができます。たとえば、7400 シリーズのTTLデジタル集積回路は、もともとTexas Instrumentsによって製造されていましたが、1970 年代後半には事実上の標準ファミリになりました。これらの IC は、さまざまなベンダーによって汎用部品として製造されています。これにより、設計者はさまざまなベンダーの 7400 コンポーネントを自由に組み合わせることができるようになりました。さらに、74HCT サブファミリ ( TTL 互換のロジック レベルのCMOSコンポーネントで構成) が利用可能になると、異なるロジック ファミリに基づくコンポーネントを組み合わせることもできます。
メンバー
ONFIコンソーシアムには、Hynix、Intel、Micron Technology、Phison、Western Digital、Sony、SpansionなどのNANDフラッシュメモリメーカーが含まれていました。[2] 世界最大のNANDフラッシュメーカーであるSamsungは2006年には参加していませんでした。 [8] NANDフラッシュベースの民生用電子機器やコンピューティング製品のベンダーもメンバーです。
仕様
ONFI は、NAND フラッシュ チップへの標準インターフェースの 仕様を作成しました。
この仕様のバージョン1.0は2006年12月28日にリリースされ、ONFIのウェブサイトから無料で入手できました。サムスンはまだ参加していませんでした。[9]次の 仕様が指定されました。
- TSOP -48、WSOP-48、LGA -52、BGA -63パッケージの NAND フラッシュ用の標準物理インターフェイス (ピン配置)
- NAND チップが自身を識別し、その機能を説明する標準的なメカニズム ( SDRAMモジュールのシリアル プレゼンス検出機能に相当)
- NANDフラッシュの読み取り、書き込み、消去のための標準コマンドセット
- NANDフラッシュの標準タイミング要件
- 読み取りキャッシュの標準実装とNANDフラッシュ操作の同時実行性の向上によりパフォーマンスが向上しました。
- オプションのエラー訂正コード（ECC）機能を許可することでデータの整合性を向上
検証製品は2009年6月に発表された。[10]
バージョン2.3は2010年8月に公開されました。これにはECCの詳細を隠すEZ-NANDと呼ばれるプロトコルが含まれていました。[11]
バージョン3.0は2011年3月に公開されました。チップイネーブルピンが少なくなり、プリント基板の配線がより効率的になりました。[12] JEDEC と共同で開発された標準は2012年10月に公開されました。[13] [14]
2012 年 10 月に公開されたバージョン 3.1には、元の ONFI 3.0 仕様の正誤表が含まれており、LUN SET/GET 機能コマンドが追加され、NV-DDR2 インターフェイスの追加のデータ セットアップ値とホールド値が実装されています。
2013年7月23日に公開されたバージョン3.2では、データレートが533MB/秒に向上しました。[15]
2014年4月17日に公開されたバージョン4.0では、NV-DDR3インターフェースが導入され、最大スイッチング速度が533MB/秒から800MB/秒に向上し、ソリッドステートNANDストレージコンポーネントによって実現される高性能アプリケーションで最大50%のパフォーマンス向上が実現しました。[16]
2017年12月12日に公開されたバージョン4.1では、NV-DDR3のI/O速度が1066MT/sと1200MT/sに拡張されています。[17] シグナリングパフォーマンスを向上させるために、ONFI 4.1では、デューティサイクル補正（DCC）、800MT/sを超える速度での読み取りおよび書き込みトレーニング、37.5オームのデフォルト出力抵抗を備えた低ピンキャップデバイスのサポート、および長いデータ入出力一時停止のためにデータバーストの終了と再開を必要とするデバイスのサポートが追加されています。低消費電力のために、2.5V Vccのサポートが追加されています。ONFI 4.1には、ONFI 4.0仕様のエラッタも含まれています。
2020年2月12日に公開されたバージョン4.2では、NV-DDR3のI/O速度が1333MT/s、1466MT/s、1600MT/sに拡張されています。既存のBGA-272b 4チャネルパッケージよりもフットプリントが小さいBGA-252b 4チャネルパッケージが導入されています。より高いIOPSのマルチプレーン操作を可能にするために、マルチプレーン操作に関連するアドレス制限が緩和されています。[18]
バージョン5.0、2021年5月に公開されたONFI5.0は、NV-DDR3 I/O速度を最大2400MT/sまで拡張します。最大2400MT/sの速度で新しいNV-LPDDR4低電力インターフェースが導入されました。NV-LPDDR4インターフェースでは、オプションのデータバス反転（DBI）機能が定義されています。新しいより小さなフットプリントのBGA-178b、BGA-154b、およびBGA-146bパッケージが追加されました。ONFI5.0には、ONFI4.2仕様に関連するその他のエラッタも含まれています。[19]
ブロック抽象化NAND
ONFIは、ECC、不良ブロック管理、その他の低レベルNAND管理タスクの複雑さからホストを解放することで、ホストコントローラの設計を簡素化するために、ブロック抽象化NAND追加仕様を作成しました。ONFIブロック抽象化NANDリビジョン1.1仕様では、従来の非同期NANDインターフェイスと比較して最大5倍の帯域幅の向上を実現する高速ソース同期インターフェイスが追加されています。[20]
NANDコネクタ
NAND コネクタ仕様は 2008 年 4 月に承認されました。この仕様では、PC プラットフォームのキャッシュやソリッド ステート ドライブ(SSD)などのアプリケーションで使用する NAND モジュール (DRAM DIMM に類似) の標準化された接続が指定されています。
参照
参考文献
- ^ 「ONFI Web サイト プレゼンテーション ページ」。ONFI .org。2010年 8 月 2 日時点のオリジナルよりアーカイブ。2010 年 7 月 31 日閲覧。
- ^ ab 「新グループがNANDフラッシュの統合を簡素化」。プレスリリース。ONFI。2006年5月9日。2019年8月17日時点のオリジナルよりアーカイブ。 2013年9月13日閲覧。
- ^ “ONFI FAQ ページ”. ONFI .org 。2010 年 7 月 31 日に取得。
- ^ abc Huffman, Amber. 「Open NAND Flash Interface: The First Wave of NAND Standardization」(PDF)。ONFI .org。2012年 2 月 19 日のオリジナル(PDF)からアーカイブ。2010年 7 月 31 日閲覧。
- ^ ab Kamat, Arun. 「フラッシュ コントローラ設計の簡素化」(PDF)。ONFI .org。 2012 年 2 月 19 日のオリジナル(PDF)からアーカイブ。 2010 年 7 月 31 日取得。 Hynixの Arun Kamat によるこのホワイト ペーパーの「類似性の呪い」セクションを参照してください。
- ^ abこのプレゼンテーションは、Amber Huffman と Micronの Michael Abraham によって2007-07-12 にWayback Machineにアーカイブされています。
- ^ Jim Cooke (2006 年 9 月 25 日)。「フラッシュ メモリ インターフェイスを簡素化する」。Dr . Dobb's Journal。2013年9 月 13 日閲覧。
- ^ Tony Smith (2006 年 5 月 11 日)。「Intel が Flash 標準化を推進: 共通インターフェイスを定義する業界団体を設立」The Register。2010年 2 月 6 日時点のオリジナルよりアーカイブ。2013年9 月 13 日閲覧。
- ^ Tony Smith (2007 年 1 月 22 日)。「ベンダーはフラッシュを RAM と同じくらい簡単にアップグレードできるようにすることを約束: Open Flash 仕様を公開」The Register。2010年 2 月 6 日時点のオリジナルよりアーカイブ。2013 年9 月 13 日閲覧。
- ^ 「Perfectus が ONFi 2.1 仕様に対応した業界初の SystemVerilog ベースの OVM テスト済み ONFi 検証 IP を発表」。プレスリリース。2009 年 6 月 22 日。2013年9 月 13 日閲覧。
- ^ Mark LaPedus (2010 年 8 月 16 日)。「NAND 仕様でエラー訂正機能を追加」。EE Times。2013年9 月 13 日閲覧。
- ^ 「ONFI仕様バージョン3.0」(PDF) 。2011年3月15日。 2013年2月2日時点のオリジナル(PDF)からアーカイブ。 2013年9月13日閲覧。
- ^ 「JEDEC と Open NAND Flash Interface Workgroup が NAND Flash Interface 相互運用性標準を公開」。プレスリリース。JEDEC。2012 年 11 月 6 日。2013年9 月 13 日閲覧。
- ^ 「NAND フラッシュ インターフェースの相互運用性: JEDSD230」(PDF) 。2012 年 10 月 30 日。2013年 7 月 21 日時点のオリジナル(PDF)からアーカイブ。2013年9 月 13 日閲覧。
- ^ 「ONFI が 3.2 標準の発行を発表、データ転送速度を 533 MB/秒に引き上げ」。プレスリリース。ONFI。2013 年 7 月 23 日。2013年9 月 13 日閲覧。
- ^ 「ONFI、低消費電力と高帯域幅を備えた新世代の I/O を実現する 4.0 標準の公開を発表」。プレスリリース。ONFI。2014 年 4 月 17 日。
- ^ 「仕様 - ONFi」www.onfi.org . 2018年9月18日閲覧。
- ^ 「Open NAND Flash Interface 仕様 リビジョン 4.2」(PDF) . 2020-02-12.
- ^ 「Open NAND Flash Interface 仕様 リビジョン 5.0」(PDF) 2021 年 5 月 25 日。
- ^ 「ブロック抽象化NAND仕様バージョン1.1」(PDF) 。2009年7月8日。 2013年12月30日時点のオリジナル(PDF)からアーカイブ。 2013年9月13日閲覧。
外部リンク
- 公式サイト