説明 MRAMセルの簡略化された構造[ 3 ] 従来のRAM チップ技術とは異なり、MRAMではデータは電荷 や電流の流れとしてではなく、磁気 記憶素子によって保存されます。これらの素子は、それぞれが磁化を保持できる2枚の強磁性 板と、それらを隔てる薄い絶縁層から構成されています。2枚の板のうち1枚は特定の極性に設定された永久磁石であり、もう1枚の板の磁化は外部磁場の磁化に合わせることでメモリを保存できます。この構成は磁気トンネル接合 （MTJ）と呼ばれ、MRAMビット の最も単純な構造です。メモリデバイスは、このような「セル」のグリッドから構築されます。
最も簡単な読み取り方法は、セルの電気抵抗を測定することです。特定のセルは、（通常）関連する トランジスタに 電源 を供給し、電源線からセルを通って接地へと電流を切り替えることで選択されます。トンネル磁気抵抗 のため、セルの電気抵抗は、2枚のプレートの磁化の相対的な向きによって変化します。結果として生じる電流を測定することで、特定のセルの内部抵抗を決定でき、そこから書き込み可能なプレートの磁化極性を判断できます。通常、2枚のプレートの磁化の向きが同じ場合（低抵抗状態）は「1」とみなされ、向きが反平行の場合は抵抗が高くなり（高抵抗状態）、これは「0」とみなされます。
データは様々な方法でセルに書き込まれる。最も単純な「古典的な」設計では、各セルは互いに直角に配置され、セルと平行な一対の書き込み線の間に位置している。これらの書き込み線は、セルの上と下にそれぞれ配置されている。電流が流れると、接合部に誘導磁場 が発生し、書き込み可能なプレートがそれを拾う。この動作パターンは、1960年代に広く用いられた磁気コアメモリ に似ている。
しかし、プロセスや材料のばらつきにより、メモリセルのアレイには、σ の偏差を持つスイッチング磁場の分布があります。したがって、同じ電流で大きなアレイのすべてのビットをプログラムするには、印加磁場は平均「選択」スイッチング磁場よりも 6σ より大きくする必要があります。さらに、印加磁場は最大値以下に維持する必要があります。したがって、この「従来型」MRAM では、これら 2 つの分布を十分に分離する必要があります。結果として、プログラミング磁場の動作ウィンドウは狭く、このウィンドウ内でのみ、エラーや妨害なしにすべてのビットをプログラムできます。2005 年に、合成反強磁性体 (SAF) フリー層の独自の挙動を利用した「サフチェンコ スイッチング」がこの問題を解決するために適用されました。[ 4 ] Hk を持つ合成反強磁性体の場合、 2 つの反平行な層の磁化が回転（反転）して印加磁場Hに直交し、各層が H の方向にわずかにハサミのように回転する臨界スピン反転磁場Hsw が存在する。したがって、単一の線電流のみが印加されている場合（半選択ビット）、45° の磁場角度では状態を切り替えることができない。反転遷移より低い磁場では、最高磁場まで擾乱は発生しない。
しかし、この方式では磁場を生成するためにかなりの電流が必要となるため、MRAMの主な欠点の1つである低消費電力用途にはあまり適していません。さらに、デバイスのサイズが縮小されるにつれて、誘導磁場が隣接するセルと狭い範囲で重なり合うようになり、誤った書き込みが発生する可能性が生じます。この問題、すなわちハーフセレクト（または書き込み妨害）問題は、このタイプのセルの最小サイズをかなり大きく設定しているようです。この問題に対する実験的な解決策の1つは、巨大磁気抵抗効果 を利用して書き込みと読み出しを行う円形ドメインを使用することでしたが、この研究はもはや活発ではないようです。
スピン転送トルク （STT）またはスピン転送スイッチングと呼ば れる新しい技術では、スピンが整列した（「偏極した」）電子 を使用してドメインに直接トルクをかけます。具体的には、ある層に流入する電子がスピンを変える必要がある場合、トルクが発生し、それが近くの層に伝達されます。これにより、セルへの書き込みに必要な電流が減り、読み出しプロセスとほぼ同じになります。従来のMRAMセルは、書き込み時に必要な電流の量が多いため、高密度化が困難になるという懸念がありますが、STTはこの問題を回避します。このため、STTの提唱者は、この技術が65 nm以下のデバイスで使用されることを期待しています。[ 5 ] [ 6 ] [ 7 ]
その他の可能性のある構成としては、垂直カラムに電流を流して磁気方向を変える「垂直輸送MRAM」（VMRAM）があり、書き込み妨害問題を軽減する幾何学的構成であるため、より高密度で使用できる。[ 8 ]
レビュー論文[ 9 ]
他のシステムとの比較
密度 メモリシステムのコストを決定づける主な要因は、それを構成する部品の密度です。部品が小型化され、数が少なくなれば、1枚のチップ上に集積できる「セル」の数が増え、結果として1枚のシリコンウェハから一度に生産できる量も増えます。これにより歩留まりが向上し、コストに直接影響します。
DRAMは、メモリ素子として小型コンデンサ、電流の送受信を行う配線、そしてそれを制御する トランジスタ （「1T1C」セルと呼ばれる）を使用します。これにより、DRAMは現在入手可能なRAMの中で最も高密度となり、価格も最も安価であるため、コンピュータに搭載されているRAMの大部分に使用されています。
MRAMは物理的にDRAMと構造が似ており、書き込み動作にはトランジスタが必要となる場合が多い（ただし、必ずしも必要ではない）。トランジスタの密度を高めると必然的に利用可能な電流が減少するため、先端ノードではMRAMの性能が制限される可能性がある。
消費電力 DRAMに使用されているコンデンサは時間とともに電荷を失うため、DRAMを使用するメモリ回路は、チップ内のすべてのセルを毎秒数回リフレッシュ
対照的に、MRAM はリフレッシュを必要としません。これは、電源がオフになってもメモリが保持されるだけでなく、常に電力を消費しないことを意味します。理論的には、読み出しプロセスは DRAM の同じプロセスよりも多くの電力を必要としますが、実際にはその差はほぼゼロのようです。ただし、書き込みプロセスでは、接合部に蓄積された既存の電界を克服するためにより多くの電力が必要となり、読み出し時に必要な電力の 3 ～ 8 倍になります。[ 10 ] [ 11 ] 消費電力が 大幅に低い(最大 99% 低い) と予想しています。STT ベースの MRAM は、読み出しと書き込みの差をなくし、電力要件をさらに削減します。
MRAMと、もう一つの一般的なメモリシステムであるフラッシュRAM を比較してみるのも良いでしょう。MRAMと同様に、フラッシュメモリも電源が切れてもメモリが失われないため、永続的な記憶を必要とするアプリケーションで広く使用されています。読み出し時の消費電力は、フラッシュメモリとMRAMで非常に似ています。しかし、フラッシュメモリは、チャージポンプ に時間をかけて蓄積された大きな電圧パルス（約10V）を使用して書き換えられるため、電力消費が大きく、時間もかかります。さらに、電流パルスによってフラッシュセルが物理的に劣化するため、フラッシュメモリは交換が必要になる前に書き込みできる回数が限られています。
一方、MRAMは書き込み時に読み出し時よりもわずかに多くの電力しか必要とせず、電圧の変化も不要なため、チャージポンプが不要となる。これにより、動作速度が大幅に向上し、消費電力も低減され、寿命もほぼ無限となる。
データ保持 MRAMは不揮発性メモリとしてよく宣伝されています。しかし、現在の主流の大容量MRAMであるスピン伝達トルクメモリは、消費電力の増加、つまり書き込み電流の増加という代償で保持特性が向上しています。 特に、臨界（最小）書き込み電流は熱安定性係数Δに直接比例します。[ 12 ]
スピード ダイナミックランダムアクセスメモリ (DRAM) の性能は、セルに蓄積された電荷を放電 (読み出し用) または蓄積 (書き込み用) できる速度によって制限されます。MRAM の動作は、電荷や電流ではなく電圧を測定することに基づいているため、必要な「セトリング時間」が少なくなります。IBM の研究者は、アクセス時間が 2 ns 程度の MRAM デバイスを実証しており、これは、はるかに新しいプロセスで製造された最先端の DRAM よりもやや優れています。[ 13 ] ドイツ連邦物理技術研究所 のチームは、セトリング時間が 1 ns の MRAM デバイスを実証しており 、これは、現在受け入れられている DRAM の理論的限界よりも優れていますが、実証は単一セルでした。[ 14 ] 容易に達成できない場合があります。特に、 90 秒間 260 °C のはんだリフロー安定性を満たすには、250 ns のパルスが必要でした。[ 15 ]
垂直STT MRAMの場合、スイッチング時間は熱安定性Δと書き込み電流によって大きく左右されます。[ 16 ]
同等の密度でMRAMと性能面で容易に競合できる現在のメモリ技術は、スタティックランダムアクセスメモリ（SRAM）のみです。SRAMは、 フリップフロップ 状に配置された一連のトランジスタで構成されており、電源が供給されている間は2つの状態のうちの1つを保持します。トランジスタの消費電力が非常に低いため、スイッチング時間は非常に短くなります。しかし、SRAMセルは通常4個または6個のトランジスタで構成されているため、密度はDRAMよりもはるかに低くなります。そのため高価になり、高性能メモリの少量用途、特に最新のCPU 設計のほぼすべてにおいてCPUキャッシュ としてのみ使用されています。
MRAMはSRAMほど高速ではないものの、この用途においても十分に魅力的な性能を備えている。MRAMはSRAMよりもはるかに高密度であるため、CPU設計者は、より小型で高速なキャッシュよりも、より大型でやや低速なキャッシュとしてMRAMを採用する傾向にあるかもしれない。このトレードオフが将来どのように展開していくかは、今後の動向を見守る必要がある。
持久力 MRAMの耐久性は、保持特性や速度と同様に、書き込み電流だけでなく読み出し電流にも影響されます。書き込み電流が速度と保持特性に対して十分に大きい場合、MTJの破壊確率を考慮する必要があります。[ 17 ]
1 − exp （ − t r e 1 d τ exp （ Δ （ 1 − 私 r e 1 d / 私 c r 私 t ） ） {\displaystyle 1-\exp \left(-{\frac {t_{read}}{\tau \exp(\Delta (1-I_{read}/I_{crit})}}\right)} ここでτは緩和時間（1 ns）、Icritは 臨界書き込み電流である。[ 18 ] 私 r e 1 d / 私 c r 私 t {\displaystyle I_{read}/I_{crit}} read が 低いと、読み取り速度も低下します。[ 19 ]
耐久性は主に薄いMgO層の破壊の可能性によって制限される。[ 20 ] [ 21 ]
全体 MRAMは、十分な書き込み電流を使用することでSRAMと同様の性能を発揮します。しかし、この書き込み電流への依存性は、主流のDRAMやフラッシュメモリに匹敵する高密度化を実現する上で課題となります。とはいえ、高密度化を最大化する必要がない分野では、MRAMの可能性は存在します。基本的な物理学の観点から見ると、MRAMのスピン伝達トルク方式は、前述のように、保持力、耐久性、速度、電力要件によって形成される「死の四角形」に制約されます。
電子機器では電力と速度のトレードオフは普遍的であるが、高電流での耐久性と保持力のトレードオフ、および低Δでの両者の劣化は問題である。耐久性は主に10⁸サイクル に制限される。[ 22 ]
MRAMの代替品 フラッシュメモリやEEPROMの書き込み回数の制限は、真のRAMのような役割を果たす上で深刻な問題です。さらに、セルへの書き込みに必要な高電力は、不揮発性RAMがよく使用される低消費電力ノードでは問題となります。また、チャージポンプ と呼ばれるデバイスで電力を「蓄積」するのに時間がかかるため、書き込み速度は読み出し速度よりも著しく遅く、場合によっては1/1000程度にまで低下します。MRAMは確かにこれらの問題の一部に対処するために設計されましたが、これらの欠点を克服するために、他にも多くの新しいメモリデバイスが生産中または提案されています。
現在までに、広く量産されている類似システムは、強誘電体RAM 、またはF-RAM（FeRAMとも呼ばれる）のみである。
また、シリコン酸化物窒化物酸化物シリコン（SONOS ）メモリとReRAM にも再び注目が集まっている。3D XPoint も開発されているが、DRAMよりも消費電力が大きいことが知られている。[ 23 ]
歴史 モトローラ が2001年に製造した、初の200mm 1Mb MRAMウェハー1955年 —磁気コアメモリは MRAMと同じ読み書き原理を持っていた 1984年—ハネウェル に勤務していたアーサー・V・ポームとジェームズ・M・ドートンは、最初の磁気抵抗メモリデバイスを開発した。[ 24 ] [ 25 ] 1988年 — ヨーロッパの科学者（アルバート・フェール とピーター・グリュンベルク ）が薄膜構造で「巨大磁気抵抗効果」を発見した。 [ 26 ] 1989年 — ポームとドートンはハネウェルを退社し、ノンボラティブ・エレクトロニクス社（後にNVE社に社名変更）を設立し、彼らが開発したMRAM技術のサブライセンス供与を行った。[ 24 ] 1995年 —モトローラ（後に フリースケール・セミコンダクター 、さらにNXPセミコンダクター となる）がMRAM開発に着手 1996年 —スピントルク伝達 が提案される[ 27 ] [ 28 ] 1997年 — ソニーは、STT RAMの先駆けとなるSPINOR（スピン偏極注入不揮発性直交読み書きRAM）に関する日本初の特許出願を公開した。[ 29 ] 1998 — Motorola develops 256 [ 30] 2000 — IBM and Infineon established a joint MRAM development program. 2000 — Spintec laboratory's first Spin-Torque Transfer patent. 2002 NVE announces technology exchange with Cypress Semiconductor. Toggle patent granted to Motorola[ 31] 2003 — A 128 kbit MRAM chip was introduced, manufactured with a 180 nm lithographic process 2004 June — Infineon unveiled a 16-Mbit prototype, manufactured with a 180 nm lithographic process September — MRAM becomes a standard product offering at Freescale. October — Taiwan developers of MRAM tape out 1 Mbit parts at TSMC . October — Micron drops MRAM, mulls other memories. December — TSMC, NEC and Toshiba describe novel MRAM cells. December — Renesas Technology promotes a high performance, high-reliability MRAM technology. Spintech laboratory's first observation of Thermal Assisted Switching (TAS) as MRAM approach. Crocus Technology is founded; the company is a developer of second-generation MRAM 2005 January — Cypress Semiconductor samples MRAM, using NVE IP. March — Cypress to Sell MRAM Subsidiary. June — Honeywell posts data sheet for 1-Mbit rad-hard MRAM using a 150 nm lithographic process. August — MRAM record: memory cell runs at 2 GHz. November — Renesas Technology and Grandis collaborate on development of 65 nm MRAM employing spin torque transfer (STT). November — NVE receives an SBIR grant to research cryptographic tamper-responsive memory.[ 32] December — Sony announced Spin-RAM, the first lab-produced spin-torque-transfer MRAM, which utilizes a spin-polarized current through the tunneling magnetoresistance layer to write data. This method consumes less power and is more scalable than conventional MRAM. With further advances in materials, this process should allow for densities higher than those possible in DRAM. December — Freescale Semiconductor Inc. demonstrates an MRAM that uses magnesium oxide, rather than an aluminum oxide, allowing for a thinner insulating tunnel barrier and improved bit resistance during the write cycle, thereby reducing the required write current. Spintec研究所は、Crocus Technology社に自社の特許に関する独占ライセンスを供与した。 2006 2月 —東芝 とNECは、 新しい「パワーフォーク」設計を採用した16MbitのMRAMチップを発表した。転送速度は200Mbit /s、サイクルタイムは34nsで、MRAMチップとしては最高の性能を誇る。また、同クラスで最小の物理サイズ （78.5平方ミリメートル ）と1.8ボルトの低電圧要件も特徴である。[ 33 ] 7月 — 7月10日、テキサス州オースティン — フリースケール・セミコンダクターは、1チップあたり約25.00ドルで販売される4MビットMRAMチップの販売を開始した。[ 34 ] [ 35 ] 2007 研究開発はスピン伝達トルク RAM（SPRAM）へと移行している。 2月 — 東北大学と日立は、スピン伝達トルクスイッチングを利用した2Mビット不揮発性RAMチップのプロトタイプを開発した。[ 36 ] 8月 — 「IBMとTDKがスピン伝達トルクスイッチングに関する磁気メモリ研究で提携」 IBMとTDKは、MRAMのコスト削減と性能向上を目指し、製品の市場投入を目指している。[ 37 ] 11月 — 東芝は垂直磁気異方性MTJデバイスを用いたスピン伝達トルクスイッチングを応用し、実証した。[ 38 ] 11月 — NECは、動作速度250MHzの世界最速のSRAM互換MRAMを開発しました 。[ 39 ] 2008 日本の衛星スプライトサットは、SRAMとFLASHコンポーネントを置き換えるためにフリースケールMRAMを使用する[ 40 ] 6月 —サムスン とハイニックス がSTT-MRAMで提携[ 41 ] 6月 — フリースケールがMRAM事業をスピンオフし、新会社エバースピンを設立[ 42 ] [ 43 ] 8月 ― ドイツの科学者たちは、書き込みサイクルが1ナノ秒未満で、基本的な性能限界まで高速に動作する次世代MRAMを開発したと発表しました。 11月 — Everspin社が BGA パッケージを発表、256Kbから4Mb までの製品ファミリー[ 44 ] 2009 2010 2011 3月 — ドイツのPTBが500 ps (2 Gbit/s)以下の書き込みサイクルを発表[ 51 ] 2012 2013 11月 —バッファロー・テクノロジー とエバースピンは、エバースピンのスピン・トルクMRAM（ST-MRAM）をキャッシュメモリとして組み込んだ新しい産業用SATA III SSDを発表した。[ 55 ] 2014 2016 2019 1月 — Everspin社が28nm 1Gb STT-MRAMチップのサンプル出荷を開始。 [ 63 ] March — Samsung commence commercial production of its first embedded STT-MRAM based on a 28 nm process.[ 64] May — Avalanche partners with United Microelectronics Corporation to jointly develop and produce embedded MRAM based on the latter's 28 nm CMOS manufacturing process.[ 65] 2020 December — IBM announces a 14 nm MRAM node.[ 66] 2021
Applications Possible practical application of the MRAM includes virtually every device that has some type of memory inside such as aerospace and military systems, digital cameras , notebooks , smart cards , mobile telephones , cellular base stations, personal computers , battery-backed SRAM replacement, datalogging specialty memories (black box solutions), media players, and book readers etc.
References ↑ United States 4731757A, ↑ Akerman, J. (2005). "APPLIED PHYSICS: Toward a Universal Memory". Science . 308 (5721): 508– 510. doi :10.1126/science.1110549. PMID 15845842. S2CID 60577959. ↑ Fuxi, Gan; Yang, Wang (February 9, 2015). Data Storage at the Nanoscale: Advances and Applications . CRC Press. ISBN 978-981-4613-20-0 – via Google Books. ↑ Engel, BN; Akerman, J.; Butcher, B.; Dave, RW; Deherrera, M.; Durlam, M.; Grynkewich, G.; Janesky, J.; Pietambaram, SV; Rizzo, ND; Slaughter, JM; Smith, K.; Sun, JJ; Tehrani, S. (2005). "A 4-Mb toggle MRAM based on a novel bit and switching method". IEEE Transactions on Magnetics . 41 (1): 132. Bibcode : 2005ITM....41..132E . doi : 10.1109/TMAG.2004.840847 . S2CID 38616311 . ↑ 「ルネサスとグランディス、スピントルク伝達を利用した65nm MRAMの開発で協力」、2005年12月1日。 ↑ 「磁気抵抗ランダムアクセスメモリ（MRAM）などの磁気記憶装置におけるスピントルク伝達のためのスイッチング電流の低減」 。ミネソタ大学。 2015年10月12日の オリジナルからアーカイブ。 2011年 8月15日 取得 。 ↑ Y. Huai、「スピン伝達トルクMRAM（STT-MRAM）：課題と展望」、AAPPS Bulletin、2008年12月、第18巻、第6号、33ページ。 ↑ 「MRAMの仕組み」 ↑ Sbiaa, R.; Meng, H.; Piramanayagam, SN (2011). "磁気ランダムアクセスメモリ用の垂直磁気異方性材料" . Physica Status Solidi RRL . 5 (12): 413. Bibcode : 2011PSSRR...5..413S . doi : 10.1002/pssr.201105420 . S2CID 98626346 . ↑ Gallagher, WJ; Parkin, SSP (2006年1月24日). 「IBMにおける磁気トンネル接合MRAMの開発：最初の接合から16Mb MRAMデモンストレーターチップまで」 . IBM. ↑ Desikan, Rajagopalan; et al. (2002年9月27日). 「DRAM物理メモリの高帯域幅・低遅延代替としてのオンチップMRAM」 (PDF) . テキサス大学オースティン校コンピュータサイエンス学部。 ↑ 「メインメモリの代替としてのSTT-MRAMの面積、電力、およびレイテンシに関する考察」 （PDF） 。 ↑ 「MRAMの過去、現在、そして未来」、NIST磁気技術、2003年7月22日 ↑ ケイト・マクアルパイン、「スピンフリップトリックが最速のRAMを示唆」、ニューサイエンティスト 、2008年8月13日 ↑ L. Thomas 他、S3S 2017 ↑ Khvalkovskiy, AV; Apalkov, D.; Watts, S.; Chepulskii, R.; Beach, R S.; Ong, A.; Tang, X.; Driskill-Smith, A.; Butler, WH; Visscher, PB; Lottis, D.; Chen, E.; Nikitin, V.; Krounbi, M. (2013). "メモリ配列におけるSTT-MRAMセル動作の基本原理". Journal of Physics D: Applied Physics . 46 (7) 074001. Bibcode : 2013JPhD...46g4001K . doi : 10.1088/0022-3727/46/7/074001 . S2CID 110519121 . ↑ シェーファース、M.;ドレベッロ、V.リース、G.トーマス、A.ティール、Ｋ．エイラーズ、G.ミュンツェンベルク、M.シューマン、H. Seibt、M. (2009)。 「スピントランスファートルクスイッチングのための極薄MgOトンネルバリア接合における電気的破壊」。 応用物理学の手紙 。 95 (23): 232119.arXiv : 0907.3579 。 ビブコード : 2009ApPhL..95w2119S 。 土井 ： 10.1063/1.3272268 。 S2CID 119251634 。 ↑ Bishnoi, R.; Ebrahimi, M.; Oboril, F.; Tahoori, MB (2014). "STT-MRAMにおける読み出し妨害障害検出". 2014 International Test Conference . pp. 1–7 . doi : 10.1109/TEST.2014.7035342 . ISBN 978-1-4799-4722-5 . S2CID 7957290 . ↑ Chang, M.; Shen, S.; Liu, C.; Wu, C.; Lin, Y.; King, Y.; Lin, C.; Liao, H.; Chih, Y.; Yamauchi, H. (2013 年 3 月). "An Offset-Tolerant Fast-Random-Read Current-Sampling-Based Sense Amplifier for Small-Cell-Current Nonvolatile Memory". IEEE Journal of Solid-State Circuits . 48 (3): 864– 877. Bibcode : 2013IJSSC..48..864C . doi : 10.1109/JSSC.2012.2235013 . S2CID 23020634 . ↑ 「STT-MRAMのブレークダウン制限書き込み時間ウィンドウ 」 。www.linkedin.com 。 ↑ JH Lim 他、「異なる動作条件下における STT-MRAM の MgO 誘電体破壊の統計的物理的性質の調査」、IEDM 2018。 ↑ 「StackPath」 。2018年3月21日。 ↑ 2018年2月、ポール・アルコーン 26 (2018年2月26日)。 「LenovoがThinkSystem SD650で3D XPoint DIMMとApache Passについて語る」 。Tom 's Hardware 。 {{cite web}}: CS1 maint: 数値名: 著者リスト (リンク)1 2 「James Daughton、磁気抵抗ランダムアクセスメモリ（MRAM）」 （PDF） 。 ↑ 「NASA JPL、MRAM技術の現状」 （PDF） 。 ↑ 「GMR：IBMリサーチにとっての大きな飛躍」 。 2012年1月11日に オリジナル からアーカイブされました。 ↑ L Berger (1996 年 10 月)「電流が流れる磁性多層膜によるスピン波の放出」 Physical Review B. 54 ( 13): 9353–8 . Bibcode : 1996PhRvB..54.9353B . doi : 10.1103/physrevb.54.9353 . PMID 9984672 . ↑ Slonczewski, JC (1996 年 10 月) 「電流駆動による磁性多層膜の励起」 Journal of Magnetism and Magnetic Materials . 159 ( 1– 2): L1– L7. Bibcode : 1996JMMM..159L...1S . doi : 10.1016/0304-8853(96)00062-5 . ↑ マイケン、エリック。 「不揮発性ランダム アクセス メモリデバイス」 。patents.google.com 。日本特許庁。 2023年 5月20日 取得 。 ↑ NP Vasil'eva (2003年10月)、「磁気ランダムアクセスメモリデバイス」、 オートメーションとリモートコントロール 、 64 (9): 1369–85 、 doi : 10.1023/a:1026039700433 、 S2CID 195291447 ↑ States6633498 アメリカ合衆国 6633498 、 Engel; Bradley N.、Janesky; Jason Allen、Rizzo; Nicholas D.、 「スイッチング磁場を低減した磁気抵抗ランダムアクセスメモリ」 ↑ 「NSF 賞の検索: 賞番号 0539675 - SBIR フェーズ I: 残留 磁化 ゼロの改ざん応答型暗号鍵メモリ」 。www.nsf.gov 。 ↑ 「東芝とNEC、世界最速・最高密度のMRAMを開発」 （プレスリリース）。NEC株式会社。2006年2月7日。 2006年7月10日 閲覧 。 ↑ 「フリースケールがMRAM技術の商用化で業界をリード」 （プレスリリース）。フリースケール・セミコンダクター。2006年7月10日。 2007年10月13日の オリジナルからアーカイブ。 2006年7月10日 取得 。 ↑ Lammers, David (2006年10月7日). 「MRAMの登場がメモリ移行のきっかけとなる」 EE Times. ↑ 「スピン伝達トルク書き込み方式を採用した2Mbit不揮発性RAMチップの試作機」 （プレスリリース）。日立製作所。2007年2月13日。 2007年2月13日 閲覧 。 ↑ 「IBMとTDKが先進MRAMの共同研究開発プロジェクトを開始」 （プレスリリース）。IBM。2007年8月19日。 2007年10月13日の オリジナルからアーカイブ。 2007年8月22日 取得 。 ↑ 「東芝、ギガビット容量への道を開く新しいMRAMデバイスを開発」 （プレスリリース）。東芝株式会社。2007年11月6日。 2007年11月6日 閲覧 。 ↑ 「NEC、動作速度250MHzの世界最速SRAM互換MRAMを開発」 （プレスリリース）。NEC株式会社。2007年11月30日。 2007年12月1日 閲覧 。 ↑ ラリー・グリーンマイヤー 「磁気メモリを初めて使用した日本の衛星」 サイエンティ フィック・アメリカン 。 ↑ 「サムスンとハイニックスがSTT-MRAMで提携」 。 2008年11月12日に オリジナルからアーカイブ済み 。 2008年10月1日 に取得。 ↑ 「フリースケール、MRAM事業加速のため独立会社を設立」 （PDF） （プレスリリース）。2008年6月29日。 2012年7月26日に オリジナル （PDF） からアーカイブ済み。 ↑ de la Merced, Michael J. (2008年6月9日). 「半導体メーカーがメモリ部門のスピンオフを発表へ」 . ニューヨーク・タイムズ . ↑ LaPedus, Mark (2008年11月13日). 「FreescaleのMRAMスピンオフ企業が新デバイスを発表」 EE Times . ↑ 竹村 良;川原哲也；三浦和也；山本博司;早川、J.松崎直也；小野 和也;山内正人;伊藤和也;高橋 洋;池田真司 (2009) 「ローカライズされた双方向書き込みドライバーと「1」/「0」デュアルアレイ等化リファレンスセルを備えた 32 MB 2t1r spram」 。 2009 年 VLSI 回路に関するシンポジウム 。 IEEE。 84 ～ 85 ページ 。ISBN 978-1-4244-3307-0 。↑ 「ニュース ｜ クロッカス・テクノロジー」 。 2010年4月22日に オリジナル からアーカイブされました。 ↑ Johnson, R Colin (2009年11月16日). 「スマートメーターでMRAMチップがシリアル接続に」 EE Times . ↑ Ron Wilson (2010年4月19日) 「EverspinのMRAMが16Mビットに到達、SoCへの組み込み用途を見据える」 EDN。 {{cite news}}: CS1メンテナンス: アーカイブサービスは非推奨になりました (リンク)↑ David Manners (April 20, 2010). "Everspin Launches 16Mbit MRAM, Volume In July". Electronics Weekly. ↑ Motoyuki Ooishi; Nikkei Electronics (2010-06-23). "[ VLSI] Hitachi, Tohoku Univ Announce Multi-level Cell SPRAM — Tech-On!". Techon.nikkeibp.co.jp. Retrieved 2014-01-09 . ↑ "Extremely fast MRAM data storage within reach" (Press release). PTB. 2011-03-08. Retrieved 2011-03-09 . ↑ Charlie Demerjian (November 16, 2012). "Everspin makes ST-MRAM a reality, LSI AIS 2012: Non-volatile memory with DDR3 speeds". SemiAccurate.com. ↑ "Everspin press release"(PDF) . Archived from the original(PDF) on March 30, 2013. ↑ "Voltage-controlled MRAM: Status, challenges and prospects". EE Times . ↑ "Everspin ST-MRAM Incorporated for Cache Memory Into Buffalo Memory SSD". Business Wire. 2013-11-18. Retrieved 2014-01-09 . ↑ "Magnetic nanoparticles breakthrough could help shrink digital storage". Gizmag.com. 8 January 2014. Retrieved 2014-01-09 . ↑ "Everspin and GLOBALFOUNDRIES Partner to Supply Fully Processed 300mm CMOS Wafers with Everspin's ST-MRAM Technology". GLOBALFOUNDRIES (Press release). 2014-10-27. Archived from the original on 2020-09-24. Retrieved 2020-08-22 . ↑ Kim, Yoo-chul (20 April 2016). "Cheil Worldwide acquires Founded". Koreatimes.co.kr . Korea Times. Retrieved 27 June 2016 . ↑ "Researchers celebrate 20th anniversary of IBM's invention of Spin Torque MRAM by demonstrating scalability for the next decade — IBM Blog Research". IBM Blog Research . 2016-07-07. Retrieved 2016-07-11 . ↑ Strong, Scott (August 5, 1026). "Everspin Announces Sampling of Industry's First 256Mb Perpendicular Spin Torque MRAM to Customers". The SSD Review . ↑ 「ソニーがAvalancheのMRAM製造拠点に決定」 eeNews Analog .2016年10月31日。 2020年8月22日 閲覧 。 ↑ 「IEDM：磁気RAMが28nm組み込みNVMとしてデビュー ｜ EETE Analog」 。EE Times 。 2017年3月3日の オリジナルからアーカイブ。 2017年3月3日 に取得 。 ↑ 「Everspinが28nm 1Gb STT-MRAMチップの顧客向けサンプル出荷を開始 | MRAM-Info」 。www.mram -info.com 。 2019年12月3日 取得 。 ↑ 「サムスン、28nm組み込みMRAMの出荷を開始したと発表」 EE Times 。 ↑ 「UMCとAvalanche TechnologyがMRAM開発と28nm製造で提携」 Avalanche Technology 2018年8月6日 2020年8月22 日 閲覧 ↑ 「IBM、世界初の14nm STT-MRAMノードを発表へ」 。2020年12月15日。 2020年12月17日 閲覧 。 ↑ 「TSMCがeMRAM技術ロードマップを公開｜MRAM-Info」 。www.mram -info.com 。 2021年5月16日 取得 。 ↑ 林佳南 「地元の研究者が高度なMRAMデバイスを開発」 www.taipeitimes.com . 台北タイムズ. 2021年 11月9日 取得 。
外部リンク Sbiaa, R.; Meng, H.; Piramanayagam, SN (2011). "磁気ランダムアクセスメモリ用垂直磁気異方性材料" . Physica Status Solidi RRL . 5 (12): 413. Bibcode : 2011PSSRR...5..413S . doi : 10.1002/pssr.201105420 . S2CID 98626346 . バトナー、リチャード（2001）。「MRAM」。IBMリサーチ 。 Akerman, J. (2005). "応用物理学：普遍的な記憶に向けて". Science . 308 (5721): 508–510 . doi : 10.1126/science.11 10549. PMID 15845842. S2CID 60577959 . Allwood, DA; Xiong, G.; Faulkner, CC; Atkinson, D.; Petit, D.; Cowburn, RP (2005). "磁気ドメイン壁ロジック". Science . 309 (5741): 1688–92 . Bibcode : 2005Sci...309.1688A . doi : 10.1126 / science.11 08813. PMID 16151002. S2CID 23385116 . Wired Newsの2006年2月の記事（Wayback Machine に2008年8月21日に アーカイブ済み） NECの2006年2月のプレスリリース 2006年7月のBBCニュース記事 フリースケールMRAM – 2006年8月の詳細調査 MRAM – スーパーメモリの誕生– フリースケール社のMRAM技術に関する記事とインタビュー スピントルクアプレット– スピントルク伝達MRAMの原理を説明するアプレット 磁気メモリの新速度記録– The Future of Thingsの 記事 バティ、サブプリート。スビア、ラシッド。広畑 篤史;大野英雄；深見俊介；ピラマナヤガム、サウスカロライナ州（2017）。「スピントロニクスベースのランダムアクセスメモリ：レビュー」。今日の材料 。20 (9): 530–548 。土井 : 10.1016/j.mattod.2017.07.007 。hdl : 10356/146755 。
