ナノRAM

Nano-RAM は、 Nantero社が独自に開発したコンピュータ メモリ技術です。チップ状の基板上に堆積したカーボン ナノチューブの位置に基づいた不揮発性ランダム アクセス メモリの一種です。理論的には、ナノチューブのサイズが小さいため、非常に高密度のメモリを実現できます。Nantero ではこれをNRAM とも呼んでいます。

第 1 世代の Nantero NRAM テクノロジは、3 端子の半導体デバイスに基づいており、3 番目の端子はメモリ セルのメモリ状態を切り替えるために使用されます。第 2 世代の NRAM テクノロジは、2 端子のメモリ セルに基づいています。2 端子セルには、セル サイズが小さい、20 nm 未満のノードへの拡張性が高い (半導体デバイスの製造を参照)、製造中にメモリ セルを パッシベーションできるなどの利点があります。

カーボンナノチューブ（CNT）の不織布マトリックスでは、交差したナノチューブは位置に応じて接触しているか、わずかに離れている可能性があります。接触している場合、カーボンナノチューブはファンデルワールス力によって結合されています。^{[1]各NRAM「セル」は、図1に示すように、2つの電極間にあるCNTの相互接続されたネットワークで構成されています。CNTファブリックは、フォト}リソグラフィー によって定義およびエッチングされた2つの金属電極間に配置され、NRAMセルを形成します。

NRAM は抵抗性不揮発性ランダム アクセス メモリ(RAM) として機能し、CNT ファブリックの抵抗状態に応じて 2 つ以上の抵抗モードに設定できます。CNT が接触していない場合、ファブリックの抵抗状態は高く、「オフ」または「0」状態を表します。CNT が接触すると、ファブリックの抵抗状態は低く、「オン」または「1」状態を表します。NRAM は、2 つの抵抗状態が非常に安定しているため、メモリとして機能します。0 状態では、CNT (またはその一部) は接触しておらず、CNT の剛性により分離された状態のままであるため、上部電極と下部電極間の抵抗が高く、電流測定状態が低くなります。1 状態では、CNT (またはその一部) は接触しており、CNT 間のファンデルワールス力により接触したままであるため、上部電極と下部電極間の抵抗が低く、電流測定状態が高くなります。電極と CNT 間の接触抵抗など、他の抵抗源も重要になる可能性があるため、考慮する必要があることに注意してください。

NRAM の状態を切り替えるには、上部電極と下部電極の間に、読み取り電圧よりも高い小さな電圧を印加します。NRAM が 0 状態の場合、印加された電圧によって、互いに近接する CNT 間に静電引力が生じ、SET 動作が起こります。印加電圧が除去された後、CNT は、物理的な接着 (ファンデルワールス力) により、活性化エネルギー(E _a ) が約 5eV の 1 または低抵抗状態のままになります。NRAM セルが 1 状態の場合、読み取り電圧よりも高い電圧を印加すると、CNT 接合部を分離するのに十分なエネルギーを持つ CNT フォノン励起が発生します。これがフォノン駆動の RESET 動作です。CNT は、機械的剛性が高い (ヤング率1 TPa) ため、活性化エネルギー (E _a )が5 eV をはるかに超える OFF または高抵抗状態のままになります。図 2 は、スイッチ動作に関与する個々の CNT ペアの両方の状態を示しています。状態間の切り替えに必要な高い活性化エネルギー (> 5eV) により、NRAM スイッチは、DRAMなどの従来のメモリを消去または反転させる可能性のある放射線や動作温度などの外部干渉に耐えます。

NRAM は、図 1 に示すように、トランジスタなどのドライバの既成アレイ上に CNT の均一な層を堆積することによって製造されます。NRAM セルの下部電極は、セルをドライバに接続する下層のビア (電子部品)と接触しています。下部電極は、下層のビアの一部として製造することも、セルがフォトリソグラフィで定義およびエッチングされるときに NRAM セルと同時に製造することもできます。セルがフォトリソグラフィで定義およびエッチングされる前に、上部電極が CNT 層上に金属膜として堆積され、NRAM セルの定義中に上部金属電極がパターン化およびエッチングされます。アレイの誘電体パッシベーションおよび充填に続いて、化学機械平坦化などの平滑化プロセスを使用して上部誘電体をエッチングバックすることにより、上部金属電極が露出します。上部電極が露出したら、次のレベルの金属配線相互接続を製造して NRAM アレイを完成させます。図 3 は、書き込みおよび読み取り用に単一のセルを選択する 1 つの回路方法を示しています。クロスグリッド相互接続配置を使用して、NRAM とドライバー (セル) は、他のメモリ アレイと同様のメモリ アレイを形成します。ワード ライン (WL)、ビット ライン (BL)、および選択ライン (SL) に適切な電圧を印加することで、アレイ内の他のセルを乱すことなく、1 つのセルを選択できます。または、下部電極と上部金属層の間に、2 つの CNT 層を配置することもできます。1 つは均一に配置された CNT で、もう 1 つはランダムに配置された CNT です。均一に配置された CNT は、ランダムに配置された CNT を上部金属層から保護するために使用されます。^[2]

NRAM の密度は、少なくとも理論上は DRAM と同程度です。DRAM にはコンデンサが含まれ、これは基本的に 2 つの小さな金属板と、その間に薄い絶縁体が挟まれています。NRAM の端子と電極は DRAM の板とほぼ同じ大きさで、その間のナノチューブは非常に小さいため、全体のサイズには影響しません。ただし、DRAM を製造できる最小サイズがあるようで、それ以下では板に十分な電荷を蓄えられません。NRAM はリソグラフィーによってのみ制限されるようです^[要出典]。つまり、NRAM は DRAM よりもはるかに高密度にでき、おそらく安価にもなるでしょう。DRAM とは異なり、NRAM は「リフレッシュ」するために電力を必要とせず、電源を切ってもメモリを保持します。したがって、デバイスのメモリ状態を書き込んで保持するために必要な電力は、セル板に電荷を蓄える必要がある DRAM よりもはるかに低くなります。つまり、NRAM はコストの面で DRAM と競合する可能性がありますが、消費電力も少なく、書き込みパフォーマンスは必要な総電荷によって大きく左右されるため、結果としてはるかに高速になります。NRAM は理論的には SRAM と同等のパフォーマンスを実現できます。SRAM は DRAM よりも高速ですが、密度がはるかに低く、したがってはるかに高価です。

他の不揮発性ランダムアクセスメモリ (NVRAM) 技術と比較して、NRAM にはいくつかの利点があります。NVRAMの一般的な形式であるフラッシュメモリでは、各セルはMOSFETトランジスタに似ており、CG はフローティングゲート (FG) によって変調され、CG と FG の間に配置されています。FG は絶縁誘電体 (通常は酸化物) に囲まれています。FG は周囲の誘電体によって電気的に分離されているため、FG に配置された電子は FG 上に捕捉され、CG はトランジスタのチャネルから遮蔽され、トランジスタのしきい値電圧 (VT) が変更されます。FG に配置された電荷の量を書き込んで制御することにより、FG は、選択されたセルの VT に応じて MOSFET フラッシュデバイスの伝導状態を制御します。MOSFET チャネルを流れる電流を感知してセルの状態を判定し、適切な CG 電圧が印加されたときに 1 状態 (電流が流れる)、CG 電圧が印加されたときに 0 状態 (電流が流れない) となる バイナリコードを形成します。

書き込み後、絶縁体は FG 上の電子を捕らえ、0 状態にロックします。ただし、そのビットを変更するには、絶縁体を「過充電」して、すでに蓄積されている電荷を消去する必要があります。これには、バッテリーが供給できる電圧よりもはるかに高い約 10 ボルトの高電圧が必要です。フラッシュ システムには、ゆっくりと電力を蓄積して高電圧で放出する「チャージ ポンプ」が含まれています。このプロセスは遅いだけでなく、絶縁体を劣化させます。このため、フラッシュでは、デバイスが効果的に動作しなくなるまでの書き込み回数が限られています。

NRAM の読み取りと書き込みは、フラッシュ (または「リフレッシュ」のため DRAM) と比較してどちらも「低エネルギー」であるため、NRAM のバッテリー寿命は長くなります。また、どちらよりも書き込みがはるかに高速であるため、両方を置き換えるために使用できます。最新の携帯電話には、電話番号を保存するためのフラッシュ メモリ、フラッシュが遅すぎるため、より高性能な作業メモリ用の DRAM、さらに高性能な SRAM が搭載されています。一部の NRAM はCPU キャッシュとして機能するように CPU 上に配置でき、DRAM とフラッシュの両方を置き換える他のチップにさらに配置できます。

NRAM はさまざまな新しいメモリ システムの 1 つであり、その多くはNRAM と同じように 「ユニバーサル」であると主張しており、フラッシュから DRAM、SRAM まですべてを置き換えます。

すぐに使用できる代替メモリは、強誘電体 RAM (FRAM または FeRAM) です。FeRAM は、DRAM セルに少量の強誘電体材料を追加します。材料内のフィールドの状態によって、非破壊形式でビットがエンコードされます。FeRAM には NRAM の利点がありますが、最小のセル サイズは NRAM よりもはるかに大きくなります。FeRAM は、フラッシュの書き込み回数の制限が問題となるアプリケーションで使用されます。FeRAM の読み取り操作は破壊的であるため、その後に書き込み操作を行って復元する必要があります。

その他のより推測的なメモリ システムには、磁気抵抗ランダム アクセス メモリ(MRAM) と相変化メモリ(PRAM) があります。MRAM は、磁気トンネル接合のグリッドに基づいています。MRAM は、トンネル磁気抵抗効果を使用してメモリを読み取り、非破壊的に、また非常に少ない電力でメモリを読み取ることができます。初期の MRAM は、フィールド誘導書き込みを使用していましたが、^[3]サイズの点で限界に達し、フラッシュ デバイスよりもはるかに大きくなっていました。ただし、新しい MRAM 技術により、サイズ制限が克服され、MRAM がフラッシュ メモリと競合する可能性があります。その技術は、 Crocus Technologyによって開発された熱アシスト スイッチング(TAS) ^[4]と、Crocus、Hynix、IBMなどの企業が 2009 年に取り組んでいたスピン トランスファー トルクです^。[5]

PRAM は、書き込み可能な CD や DVD に似た技術に基づいており、光学的特性ではなく磁気的特性や電気的特性を変える相変化材料を使用しています。PRAM 材料自体は拡張可能ですが、より大きな電流源が必要です。

ナンテロ株式会社

会社種別	プライベート
業界	半導体、ナノテクノロジー
設立	2001
本部	マサチューセッツ州ウォーバーン 、 私たち
製品	ナノRAM
Webサイト	ナンテロ

ナンテロは2001年に設立され、マサチューセッツ州ウォーバーンに本社を置いています。フラッシュ半導体製造工場への巨額の投資により、2003年にはNRAMの速度と密度が間もなく向上すると予測されていたにもかかわらず、市場ではフラッシュに代わるメモリは登場していません。^{[6] [7]}

2005年、NRAMはユニバーサルメモリとして宣伝され、Nanteroは2006年末までに生産が開始されると予測しました。 ^[8] 2008年8月、ロッキード・マーティンはNanteroの知的財産の政府向けアプリケーションに対する独占ライセンスを取得しました。^[9]

2009年初頭までに、ナンテロは30件の米国特許と47人の従業員を抱えていたが、まだエンジニアリング段階にあった。^{[10] 2009年5月、NRAMの耐放射線バージョンが米国の}スペースシャトルアトランティスのSTS-125ミッションでテストされた。^[11]

同社は、2012年11月にベルギーの研究センターimecとの新たな資金調達と協力が発表されるまで沈黙していた。 ^{[12] [13]} Nanteroは、2012年11月のシリーズDラウンドで総額4,200万ドル以上を調達した。^[14] 投資家には、 Charles River Ventures、Draper Fisher Jurvetson、Globespan Capital Partners、Stata Venture Partners、Harris & Harris Groupなどが含まれていた。2013年5月、NanteroはSchlumbergerの投資を受けてシリーズDを完了した。^[15] EE Timesは、 Nanteroを「2013年に注目すべきトップ10の新興企業」の1つに挙げた。^[16]

2016年8月31日：富士通の半導体事業2社がNantero NRAM技術のライセンスを取得し、Nanteroと富士通の共同開発でチップを生産することを2018年に発表。組み込みフラッシュメモリに比べて書き換え速度が数千倍速く、書き換えサイクルも数千倍になると発表されている。^[17] 2024年現在、これらの製品はまだ発表されているものの、市場には出回っていない。

• ラム
• 磁気抵抗ランダムアクセスメモリ
• 相変化メモリ
• 強誘電体RAM

• Nantero の NRAM ページ