プロセッサの消費電力

プロセッサの電力消費または処理ユニットの電力消費は、コンピュータのプロセッサが電気エネルギーを消費し、電子回路の抵抗によりこのエネルギーを熱の形で消費するプロセスです。

電力管理

過熱することなく効率的にタスクを実行する CPU を設計することは、今日までほぼすべての CPU メーカーにとって大きな考慮事項となっています。歴史的に、真空管で実装された初期の CPU は、数キロワット単位の電力を消費していました。デスクトップやラップトップなどの汎用パーソナルコンピュータに使用されている現在のCPU は、数十から数百ワット単位の電力を消費します。他の CPU 実装では、消費電力が非常に少なくなっています。たとえば、携帯電話の CPU は、多くの場合、わずか数ワットの電力しか消費しません。 ^[1]一方、組み込みシステムで使用される一部のマイクロコントローラは、数ミリワット、または数マイクロワットしか消費しない場合があります。

このパターンには、いくつかのエンジニアリング上の理由があります。

特定のCPUコアの場合、クロックレートが上昇するにつれてエネルギー使用量が増加します。クロックレートを下げるか電圧を下げると、通常はエネルギー消費量が減ります。また、クロックレートを同じに保ちながらマイクロプロセッサの電圧を下げることも可能です。^[2]
新しい機能には、通常、より多くのトランジスタが必要となり、それぞれが電力を消費します。クロックゲーティングなどにより、未使用の領域をオフにすると、電力を節約できます。
プロセッサモデルの設計が成熟するにつれて、トランジスタの小型化、低電圧構造、設計経験により、エネルギー消費量が削減される可能性があります。

プロセッサメーカーは通常、CPU の消費電力の数値を 2 つ公開します。

通常の負荷で測定される典型的な熱電力（例えば、AMDの平均CPU電力）
最悪の負荷下で測定される最大熱出力

たとえば、Pentium 4 2.8 GHz の標準熱電力は 68.4 W、最大熱電力は 85 W です。CPU がアイドル状態のときは、標準熱電力よりもはるかに少ない電力しか消費しません。データシートには通常、熱設計電力(TDP) が記載されています。これは、 CPU によって生成される熱の最大量であり、コンピューターの冷却システムが放散する必要があります。Intel とAdvanced Micro Devices (AMD)はどちらも、最悪の非合成ワークロードを実行しているときに、熱的に重要な期間の最大発熱量として TDP を定義しています。したがって、TDP はプロセッサーの実際の最大電力を反映していません。これにより、コンピューターは、熱エンベロープを超えることなく、または理論上の最大電力用の冷却システム (コストは高くなりますが、処理能力の余裕が増します) を必要とせずに、基本的にすべてのアプリケーションを処理できるようになります。^[3]^[4]

多くのアプリケーションでは、CPU やその他のコンポーネントはアイドル状態がほとんどなので、アイドル電力はシステム全体の電力使用量に大きく影響します。CPU が電力管理機能を使用してエネルギー使用量を削減すると、マザーボードやチップセットなどの他のコンポーネントがコンピューターのエネルギーの大部分を占めるようになります。科学計算など、コンピューターに頻繁に大きな負荷がかかるアプリケーションでは、ワットあたりのパフォーマンス(エネルギー単位あたり CPU が実行する計算量) がより重要になります。

CPU は、通常、コンピュータの消費電力のかなりの部分を占めます。その他の主な用途としては、グラフィック処理ユニットを含む高速ビデオカードや電源などがあります。ラップトップでは、LCDのバックライトも全体の電力のかなりの部分を占めます。パーソナルコンピュータにはアイドル時の省エネ機能が組み込まれていますが、今日の高性能 CPU の全体的な消費量は相当なものです。これは、低電力デバイス用に設計された CPU のはるかに低いエネルギー消費量とは対照的です。

出典

CPU の電力消費に影響する要因はいくつかあります。動的電力消費、短絡電力消費、トランジスタのリーク電流による電力損失などです。

$P_{cpu}=P_{dyn}+P_{sc}+P_{leak}}$

動的電力消費はCPU内部の論理ゲートの動作から生じます。論理ゲートがトグルすると、内部のコンデンサが充電および放電され、エネルギーが流れます。CPUによって消費される動的電力は、CPU周波数とCPU電圧の2乗にほぼ比例します。^[5]

$P_{dyn}=CV^{2}f$

ここで $C$ はスイッチ負荷容量、 $f$ は周波数、 $V$ は電圧である。^[6]

ロジックゲートがトグルすると、内部のトランジスタの状態が変化する場合があります。これには一定の時間がかかるため、ごく短時間に複数のトランジスタが同時に導通することがあります。ソースとグランド間の直接パスにより、短絡による電力損失が発生します ( )。この電力の大きさはロジックゲートに依存し、マクロレベルでモデル化するのはかなり複雑です。 $P_{sc}$

リーク電力 ( ) による電力消費は、トランジスタのマイクロレベルで発生します。トランジスタの異なるドーピング部分の間では常に少量の電流が流れています。これらの電流の大きさは、トランジスタの状態、寸法、物理的特性、場合によっては温度に依存します。温度が上昇し、トランジスタのサイズが小さくなると、リーク電流の総量は増加する傾向があります。 $P_{leak}$

動的電力消費と短絡電力消費はどちらもクロック周波数に依存しますが、リーク電流はCPU電源電圧に依存します。プログラムのエネルギー消費は凸型エネルギー挙動を示すことが示されており、これは、実行される作業に対してエネルギー消費が最小となる最適なCPU周波数が存在することを意味します。^[7]

削減

電力消費は、次のようないくつかの方法で削減できます。 ^{[引用が必要]}

電圧低減 - デュアル電圧 CPU、動的電圧スケーリング、アンダーボルティングなど。
周波数の低減 - アンダークロック、動的周波数スケーリングなど。
静電容量の削減 - 2 つのチップ間の PCB トレースを、単一の統合チップの 2 つのセクション間の比較的低静電容量のオンチップ金属相互接続、low-κ 誘電体などに置き換える集積回路が増えています。
クロックゲーティングやグローバル非同期ローカル同期などのパワーゲーティング手法は、各クロックティックで切り替えられる静電容量を減らすものと考えることも、チップの一部のセクションでクロック周波数をローカルに下げるものと考えることもできます。
スイッチングアクティビティを減らすためのさまざまな手法（CPUがオフチップデータバスに駆動する遷移の数、たとえば非多重化アドレスバス、グレイコードアドレッシングなどのバスエンコーディング、^[8]、または電力プロトコルなどの値キャッシュエンコーディングなど）。 ^[9]アクティビティを反映するために、上記の式に「アクティビティ係数」（A）が入れられることもあります。^[10]
より高い周波数を実現するためにトランジスタ密度を犠牲にします。
CPU フレームワーク内に熱伝導ゾーンを階層化します (「Christmassing the Gate」)。
コンデンサに蓄えられたエネルギーの少なくとも一部をリサイクルする（トランジスタで熱として放散するのではなく） - 断熱回路、エネルギー回収ロジックなど。
マシンコードの最適化 - 共通コンポーネントを使用して命令のクラスターをスケジュールするコンパイラ最適化を実装することで、アプリケーションの実行に使用されるCPUパワーを大幅に削減できます。^[11]

クロック周波数とマルチコアチップ設計

歴史的に、プロセッサメーカーはクロックレートと命令レベルの並列処理の向上を一貫して実現してきたため、シングルスレッドのコードは、変更を加えなくても新しいプロセッサ上でより高速に実行されました。^[12] 最近では、CPUの電力消費を管理するために、プロセッサメーカーはマルチコアチップ設計を好んでおり、そのため、そのようなハードウェアを最大限に活用するには、ソフトウェアをマルチスレッドまたはマルチプロセス方式で記述する必要があります。多くのマルチスレッド開発パラダイムはオーバーヘッドを導入し、プロセッサの数と比較して速度が直線的に増加することはありません。これは、ロックの競合のため、共有リソースまたは依存リソースにアクセスしているときに特に当てはまります。この効果は、プロセッサの数が増えるにつれて、より顕著になります。

最近、IBMは人間の脳の分配特性を模倣することで、計算能力をより効率的に分配する方法を模索している。^[13]

プロセッサの過熱

プロセッサは過熱により損傷を受ける可能性がありますが、ベンダーはスロットリングや自動シャットダウンなどの運用上の安全策でプロセッサを保護します。コアが設定されたスロットル温度を超えると、プロセッサは安全な温度レベルを維持するために電力を削減し、スロットリングアクションによってプロセッサが安全な動作温度を維持できない場合は、永久的な損傷を防ぐために自動的にシャットダウンします。^[14]

参照

参考文献

^ チャン、イーファン;劉雲信。荘、李。劉玄哲。趙、馮。リー、クン。マルチコアスマートフォンの正確な CPU パワーモデリング (レポート)。マイクロソフトリサーチ。 MSR-TR-2015-9。
^ Cutress, Ian (2012-04-23). 「Ivy Bridge でのアンダーボルティングとオーバークロック」. anandtech.com .
^ Chin, Mike (2004-06-15). 「Athlon 64 for Quiet Power」. silentpcreview.com . p. 3. 2013-12-21取得。プロセッサの熱ソリューションの設計目標には、熱設計電力 (TDP) を使用する必要があります。TDP は、プロセッサが消費できる最大電力ではありません。
^ Cunningham, Andrew (2013-01-14). 「Intel の 7 ワット Ivy Bridge CPU の技術的詳細」。Ars Technica 。2013-01-14に取得。Intel の場合、指定されたチップの TDP は、チップが使用する必要がある (または使用できる) 電力量とはあまり関係がなく、チップが持続的な負荷を受けている間にコンピューターのファンとヒートシンクが放散できる必要がある電力量と関係があります。実際の電力使用量は TDP よりも高くなることも (大幅に) 低くなることもありますが、この数値は製品の冷却ソリューションを設計するエンジニアにガイダンスを提供することを目的としています。
^ 「Intel Pentium M プロセッサ向け拡張 Intel SpeedStep テクノロジー (ホワイトペーパー)」(PDF)。Intel Corporation 。2004 年 3 月。2015年 8 月 12 日時点のオリジナルからアーカイブ(PDF) 。2013年 12 月 21 日閲覧。
^ Jan M. Rabaey、Massoud Pedram、編集者。「低電力設計方法論」2012年、133ページ。
^ De Vogeleer, Karel; Memmi, Gerard; Jouvelot, Pierre; Coelho, Fabien (2013-09-09). 「エネルギー/周波数凸性ルール: モバイルデバイスでのモデリングと実験的検証」. arXiv : 1401.4655 [cs.OH].
^ Su, Ching-Long; Tsui, Chi-Ying; Despain, Alvin M. (1994). 高性能プロセッサ向けの低電力アーキテクチャ設計およびコンパイル手法(PDF) (レポート). 高度コンピュータアーキテクチャ研究所. ACAL-TR-94-01.
^ Basu, K.; Choudhary, A.; Pisharath, J.; Kandemir, M. (2002). 「電力プロトコル: オフチップデータバスの電力消費の削減」。第 35 回 IEEE/ACM 国際マイクロアーキテクチャシンポジウム、2002 年。(MICRO-35)。議事録( PDF)。pp. 345–355。CiteSeerX 10.1.1.115.9946。doi : 10.1109 / MICRO.2002.1176262。ISBN 978-0-7695-1859-6.S2CID 18811466 。
^ K. Moiseev、A . Kolodny、S. Wimer (2008 年 9 月)。「タイミングを考慮した電力最適信号の順序付け」。ACM Transactions on Design Automation of Electronic Systems。13 (4): 1–17。doi : 10.1145 /1391962.1391973。S2CID 18895687。
^ Al-Khatib, Zaid; Abdi, Samar (2015-04-13). 「FPGA におけるソフトプロセッサの動的エネルギー消費のオペランド値ベースのモデリング」。応用リコンフィギュラブルコンピューティング。コンピュータサイエンスの講義ノート。第 9040 巻。Springer、 Cham。pp . 65–76。doi :10.1007 / 978-3-319-16214-0_6。ISBN 978-3-319-16213-3。
^ Sutter, Herb (2005). 「無料ランチの時代は終わった: ソフトウェアにおける並行性への根本的な転換」Dr. Dobb's Journal . 30 (3).
^ Johnson, R. Colin (2011-08-18). 「IBM がコグニティブコンピュータチップをデモ」. EE Times . 2011 年 10 月 1 日閲覧。
^ 「Intel® プロセッサーの温度に関するよくある質問」。

さらに読む

Weik, Martin H. (1955)。「国内電子デジタルコンピューティングシステムの調査」。弾道研究所。報告書番号 971。米国商務省技術サービス局。hdl : 2027/wu.89037555299。2006年 1 月 9 日のオリジナルからアーカイブ。 {{cite journal}}:ジャーナルを引用するには|journal=(ヘルプ)が必要です
http://developer.intel.com/design/itanium2/documentation.htm#datasheets
http://www.intel.com/pressroom/kits/quickreffam.htm
http://www.intel.com/design/mobile/datashts/24297301.pdf
http://www.intel.com/design/intarch/prodbref/27331106.pdf
http://www.via.com.tw/en/products/processors/c7-d/
https://web.archive.org/web/20090216190358/http://mbsg.intel.com/mbsg/glossary.aspx
http://download.intel.com/design/Xeon/datashts/25213506.pdf
http://www.intel.com/Assets/en_US/PDF/datasheet/313079.pdf、12 ページ
http://support.amd.com/us/Processor_TechDocs/43374.pdf、10 ページと 80 ページ。

外部リンク

すべてのベンダーの CPU リファレンス。プロセスノード、ダイサイズ、速度、電力、命令セットなど。
プロセッサの電気仕様
SizingLounge – サーバーのエネルギーコストのオンライン計算ツール
Intelプロセッサの仕様
x86 をクールに動かす、2001-04-15、Paul DeMone 著

[1] チャン、イーファン;劉雲信。荘、李。劉玄哲。趙、馮。リー、クン。マルチコアスマートフォンの正確な CPU パワーモデリング (レポート)。マイクロソフトリサーチ。 MSR-TR-2015-9。

[2] Cutress, Ian (2012-04-23). 「Ivy Bridge でのアンダーボルティングとオーバークロック」. anandtech.com .

[3] Chin, Mike (2004-06-15). 「Athlon 64 for Quiet Power」. silentpcreview.com . p. 3. 2013-12-21取得。プロセッサの熱ソリューションの設計目標には、熱設計電力 (TDP) を使用する必要があります。TDP は、プロセッサが消費できる最大電力ではありません。

[4] Cunningham, Andrew (2013-01-14). 「Intel の 7 ワット Ivy Bridge CPU の技術的詳細」。Ars Technica 。2013-01-14に取得。Intel の場合、指定されたチップの TDP は、チップが使用する必要がある (または使用できる) 電力量とはあまり関係がなく、チップが持続的な負荷を受けている間にコンピューターのファンとヒートシンクが放散できる必要がある電力量と関係があります。実際の電力使用量は TDP よりも高くなることも (大幅に) 低くなることもありますが、この数値は製品の冷却ソリューションを設計するエンジニアにガイダンスを提供することを目的としています。

[5] 「Intel Pentium M プロセッサ向け拡張 Intel SpeedStep テクノロジー (ホワイトペーパー)」(PDF)。Intel Corporation 。2004 年 3 月。2015年 8 月 12 日時点のオリジナルからアーカイブ(PDF) 。2013年 12 月 21 日閲覧。

[6] Jan M. Rabaey、Massoud Pedram、編集者。「低電力設計方法論」2012年、133ページ。

[7] De Vogeleer, Karel; Memmi, Gerard; Jouvelot, Pierre; Coelho, Fabien (2013-09-09). 「エネルギー/周波数凸性ルール: モバイルデバイスでのモデリングと実験的検証」. arXiv : 1401.4655 [cs.OH].

[8] Su, Ching-Long; Tsui, Chi-Ying; Despain, Alvin M. (1994). 高性能プロセッサ向けの低電力アーキテクチャ設計およびコンパイル手法(PDF) (レポート). 高度コンピュータアーキテクチャ研究所. ACAL-TR-94-01.

[9] Basu, K.; Choudhary, A.; Pisharath, J.; Kandemir, M. (2002). 「電力プロトコル: オフチップデータバスの電力消費の削減」。第 35 回 IEEE/ACM 国際マイクロアーキテクチャシンポジウム、2002 年。(MICRO-35)。議事録( PDF)。pp. 345–355。CiteSeerX 10.1.1.115.9946。doi : 10.1109 / MICRO.2002.1176262。ISBN 978-0-7695-1859-6.S2CID 18811466 。

[ActivityFactor-10] ^ K. Moiseev、A . Kolodny、S. Wimer (2008 年 9 月)。「タイミングを考慮した電力最適信号の順序付け」。ACM Transactions on Design Automation of Electronic Systems。13 (4): 1–17。doi : 10.1145 /1391962.1391973。S2CID 18895687。

[11] Al-Khatib, Zaid; Abdi, Samar (2015-04-13). 「FPGA におけるソフトプロセッサの動的エネルギー消費のオペランド値ベースのモデリング」。応用リコンフィギュラブルコンピューティング。コンピュータサイエンスの講義ノート。第 9040 巻。Springer、 Cham。pp . 65–76。doi :10.1007 / 978-3-319-16214-0_6。ISBN 978-3-319-16213-3。

[12] Sutter, Herb (2005). 「無料ランチの時代は終わった: ソフトウェアにおける並行性への根本的な転換」Dr. Dobb's Journal . 30 (3).

[13] Johnson, R. Colin (2011-08-18). 「IBM がコグニティブコンピュータチップをデモ」. EE Times . 2011 年 10 月 1 日閲覧。

[14] 「Intel® プロセッサーの温度に関するよくある質問」。