スタンフォードMIPS

MIPS は、 Microprocessor without Interlocked Pipeline Stagesの略で、1981年から1984年にかけてスタンフォード大学のジョン・L・ヘネシーが実施した研究プロジェクトです。MIPS では、現在RISC (縮小命令セットコンピュータ) と呼ばれる命令セットアーキテクチャ(ISA) の一種、超大規模集積回路(VLSI)半導体技術によるマイクロプロセッサとしてのその実装、および最適化コンパイラによる RISC アーキテクチャの効果的な活用について調査しました。MIPS は、 IBM 801およびBerkeley RISCとともに、1980年代半ばに RISC テクノロジの先駆けとなり普及させた 3 つの研究プロジェクトでした。 MIPS がコンピューティングに与えた影響が認められ、ヘネシーは2000 年に電気電子技術者協会(IEEE)からIEEE ジョン・フォン・ノイマン メダル(デビッド A. パターソンと共同受賞)、2001 年に米国計算機協会からエッカート・モークリー賞、2001 年にIEEE コンピュータ協会からシーモア・クレイ コンピュータ エンジニアリング賞、そして再びデビッド パターソンと共同でACM から 2017 年に チューリング賞を受賞しました。

このプロジェクトは、 IBM ( 801 ) とカリフォルニア大学バークレー校( RISC )での同様のプロジェクトの報告に応えて 1981 年に開始されました。MIPS は、1984 年に終了するまで、ヘネシーと大学院生によって実施されました。ヘネシーは、プロジェクトで開発されたテクノロジを商用化するために、同年にMIPS Computer Systems を設立しました。1985 年、MIPS Computer Systems は、 MIPSとも呼ばれる新しい ISAと、その最初の実装であるR2000マイクロプロセッサを発表しました。商用の MIPS ISA とその実装は、組み込みコンピュータ、パーソナルコンピュータ、ワークステーション、サーバー、スーパーコンピュータに登場し、広く使用されるようになりました。2017 年 5 月現在、商用の MIPS ISA はImagination Technologiesが所有しており、主に組み込みコンピュータで使用されています。1980 年代後半には、スタンフォード大学でヘネシーによってMIPS-Xと呼ばれる後続プロジェクトが行われました。

MIPS ISA は 32 ビット ワードをベースとしていました。32 ビット アドレッシングをサポートし、ワード アドレス指定されていました。これはロード/ストア アーキテクチャであり、メモリへのすべての参照には、メイン メモリと 32 個の汎用レジスタ(GPR)間でデータをコピーするロード命令とストア命令が使用されていました。整数演算などの他のすべての命令は、GPR で動作しました。制御フロー、整数演算、および論理演算の命令で構成される基本命令セットがありました。パイプラインのストールを最小限に抑えるため、ロードとストアを除くすべての命令は 1クロック サイクルで実行する必要がありました。整数の乗算や除算、または浮動小数点数の演算の命令はありませんでした。このアーキテクチャは、遅延スロット付きの 5 段パイプラインによって発生するすべてのハザードを明らかにしました。コンパイラは、不正確な計算につながるハザードを回避するように命令をスケジュールすると同時に、生成されたコードの実行時間が最小限になるようにしました。MIPS 命令の長さは 16 ビットまたは 32 ビットです。すべての危険を明らかにするという決定は、インターロック回路を長くするクリティカル パスを最小限に抑えてパフォーマンスを最大化したいという要望から生まれました。命令は 32 ビット命令ワードにまとめられました(MIPS はワード アドレス指定であるため)。32 ビット命令ワードには 2 つの 16 ビット操作を含めることができます。これらは、マシン コードのサイズを縮小するために含まれていました。MIPS マイクロプロセッサはNMOS ロジックで実装されました。

• Tanenbaum, Andrew S (1990). Structured Computer Organization (第 5 版). Bibcode :1990sco..book.....T.
• Stallings, William.コンピュータの構成とアーキテクチャ: パフォーマンスのための設計(第 9 版)。
• Tabak, Daniel (1987). RISCアーキテクチャ. Research Studies Press. pp. 60–68.