レーストラックの記憶

レーストラックメモリまたはドメインウォールメモリ（DWM）は、IBMのアルマデン研究センターで物理学者スチュアート・パーキンが率いるチームによって開発中の実験的な不揮発性メモリデバイスです。^{[1]これは、パーキン博士のグループによる}マックスプランク微細構造物理学研究所の現在の活発な研究テーマです。2008年初頭、3ビットバージョンの実証に成功しました。^[2]開発に成功すれば、レーストラックメモリはフラッシュメモリなどの同等のソリッドステートメモリデバイスよりも高いストレージ密度を提供します。^[要出典]

レーストラック メモリは、スピンコヒーレント電流を使用して、幅約 200 nm、厚さ約 100 nmのナノスケールのパーマロイワイヤに沿って磁区を移動させます。電流がワイヤを通過すると、磁区はワイヤの近くに配置された磁気読み取り/書き込みヘッドを通過し、磁気読み取り/書き込みヘッドによって磁区が変更され、ビットのパターンが記録されます。レーストラック メモリ デバイスは、多数のこのようなワイヤと読み取り/書き込み要素で構成されています。一般的な動作概念では、レーストラック メモリは、1960 年代と 1970 年代の初期のバブル メモリに似ています。1940年代と 1950 年代の水銀遅延線などの遅延線メモリは、 UNIVACおよびEDSACコンピュータで使用されている、同様のテクノロジのさらに初期の形式です。バブル メモリと同様に、レーストラック メモリは、電流を使用して一連の磁区を基板と読み取り/書き込み要素を通過させて「押し出す」ものです。スピントロニクス磁気抵抗センサーの開発に基づく磁気検出機能の向上により、はるかに小さな磁気ドメインを使用して、はるかに高いビット密度を実現できます。

生産においては、ワイヤを約 50 nm まで縮小できることが期待されていました^[要出典]。レーストラック メモリには 2 つの配置が検討されました。最も単純なのは、一連の平らなワイヤをグリッド状に配置し、読み取りヘッドと書き込みヘッドを近くに配置したものです。より広く研究された配置は、下層の基板上の読み取り/書き込みヘッドのグリッド上に垂直に配置された U 字型のワイヤを使用するものでした。これにより、2D 領域を増やすことなくワイヤをはるかに長くすることができますが、読み取り/書き込みヘッドに到達する前に個々のドメインをワイヤに沿ってさらに移動させる必要があるため、ランダム アクセス時間が遅くなります。両方の配置は、ほぼ同じスループット パフォーマンスを提供しました。構築に関する主な懸念は、実用性、つまり 3 次元の垂直配置が大量生産可能かどうかでした。

2008 年の予測では、レーストラック メモリはランダム ビットの読み取りまたは書き込みに 20 ～ 32 ns 程度のパフォーマンスを提供すると示唆されていました。これは、ハード ドライブの場合は約 10,000,000 ns 、従来のDRAMの場合は 20 ～ 30 ns でした。主要な著者は、「リザーバ」を使用してアクセス時間を約 9.5 ns に改善する方法について説明しました。リザーバの有無にかかわらず、レーストラック メモリの総スループットは 250 ～ 670 Mbit/s 程度で、単一の DDR3 DRAM の場合は 12800 Mbit/s、高性能ハード ドライブの場合は 1000 Mbit/s、フラッシュ メモリ デバイスの場合は 1000 ～ 4000 Mbit/s になります。レーストラック メモリよりもレイテンシ面で明らかに有利な現在の唯一のテクノロジはSRAMであり、約 0.2 ns でしたが、コストが高かったです。より大きな特徴サイズ「F」は約45 nm（2011年現在）、セル面積は約140 F ²。^{[3] [4]}

レーストラック メモリは、DRAM やフラッシュなどの従来のメモリを置き換えることを目的としたいくつかの新興テクノロジの 1 つであり、さまざまな役割に適用できる汎用メモリデバイスを提供する可能性があります。他の候補には、磁気抵抗ランダム アクセス メモリ(MRAM)、相変化メモリ(PCRAM)、強誘電体 RAM (FeRAM) などがあります。これらのテクノロジのほとんどは、フラッシュ メモリと同等 (ほとんどの場合はフラッシュ メモリより劣ります) の密度を提供しますが、主な利点は、フラッシュ メモリのような書き込み耐久性の制限がないことです。フィールド MRAM は、3 ns のアクセス時間という優れたパフォーマンスを提供しますが、25 ～ 40 F² の大きなセル サイズが必要です。SRAM の代替として使用される可能性はありますが、大容量ストレージ デバイスとしては使用されません。これらのデバイスの中で最も高い密度を提供するのは PCRAM で、セル サイズはフラッシュ メモリと同等の約 5.8 F² で、50 ns 前後でかなり優れたパフォーマンスを発揮します。ただし、これらのいずれも、全体的な点、特に密度の点でレーストラック メモリに匹敵するものではありません。たとえば、50 ns では、レーストラック メモリ デバイスで約 5 ビットを操作できるため、有効セル サイズは 20/5 = 4 F² となり、PCM の性能密度積を簡単に超えます。一方、ビット密度を犠牲にすることなく、同じ 20 F² の領域に 2.5 個の 2 ビット 8 F² 代替メモリ セル (抵抗性 RAM (RRAM) やスピントルク転送 MRAMなど) を配置でき、それぞれが個別にはるかに高速に動作します (約 10 ns)。

ほとんどの場合、メモリ デバイスは任意の場所に 1 ビットを格納するため、通常は「セル サイズ」、つまり 1 ビットを格納するセルで比較されます。セル サイズ自体は F² 単位で表されます。ここで、「F」はフィーチャ サイズ設計ルールで、通常は金属線幅を表します。フラッシュとレーストラックはどちらもセルあたり複数のビットを格納しますが、比較は可能です。たとえば、ハード ドライブは、主に磁気表面の特定の領域への読み取りと書き込みの機能によって定義される、約 650 nm²/ビットの理論上の限界に達しているようです^[5]。DRAMのセル サイズは約 6 F² ですが、SRAM は 120 F² ではるかに密度が低くなっています。NAND フラッシュ メモリは現在、広く使用されている最も密度の高い不揮発性メモリで、セル サイズは約 4.5 F² ですが、セルあたり 3 ビットを格納するため、有効サイズは 1.5 F² です。NOR フラッシュ メモリはわずかに密度が低く、有効 4.75 F² で、9.5 F² のセル サイズで 2 ビットの動作となります。^[4]垂直方向（U字型）のレーストラックでは、セルごとに約10〜20ビットが保存され、それ自体の物理的サイズは少なくとも約20 F²になります。さらに、「トラック」上の異なる位置にあるビットは、読み取り/書き込みセンサーによってアクセスされるのに異なる時間（約10〜約1000ナノ秒、または10ナノ秒/ビット）がかかります。これは、「トラック」が読み取り/書き込みセンサーを通過するドメインを約100 m/秒の固定速度で移動させるためです。

初期の実験装置の限界の 1 つは、磁区をワイヤにゆっくりと押し込むことしかできず、磁区をうまく動かすにはマイクロ秒単位の電流パルスが必要だったことです。これは予想外のことで、予想より 1000 倍も遅い、ハード ドライブとほぼ同等の性能になりました。最近の研究では、この問題はワイヤの結晶構造の微細な欠陥が原因で、磁区がこれらの欠陥で「動けなくなる」ことがわかっています。X線顕微鏡を使用して磁区間の境界を直接画像化すると、これらの欠陥がない場合、磁区壁は数ナノ秒という短いパルスで移動することが研究でわかりました。これは、約 110 m/s のマクロ性能に相当します。^[6]

レーストラックに沿ってドメインを駆動するために必要な電圧は、ワイヤの長さに比例します。電流密度は、ドメインウォールを押しのけるために十分に高くなければなりません (エレクトロマイグレーションの場合と同様)。レーストラック技術の難しさは、高電流密度(>10 ⁸ A/cm ² ) が必要なことから生じます。30 nm x 100 nm の断面積には、>3 mA が必要です。その結果、スピントランスファートルクメモリ (STT-RAM) やフラッシュメモリなどの他のメモリに必要な電力よりも消費電力が高くなります。

レーストラックメモリに関連するもう1つの課題は、ドメインウォールが移動する確率的な性質、つまりドメインウォールがランダムな位置で移動して停止することです。^[7]ナノワイヤの端にノッチを作成することでこの課題を克服する試みがありました。^[8]研究者はまた、ドメインウォールを正確に固定するために、互い違いのナノワイヤを提案しました。^[9]実験的調査により、互い違いのドメインウォールメモリの有効性が示されました。^{[10]最近、研究者は、組成の変更による磁気特性の局所的な変調などの非幾何学的アプローチを提案しました。 アニーリング誘導拡散[12]}やイオン注入^[13]などの技術が使用されます。

• 巨大磁気抵抗（GMR）効果
• 磁気抵抗ランダムアクセスメモリ(MRAM)
• スピントロニクス
• スピントランジスタ

• メモリのアーキテクチャを再定義する
• IBM が新しいクラスのメモリに近づく ( YouTubeビデオ)
• IBM レーストラック メモリ プロジェクト 2013 年 8 月 29 日、Wayback Machineにアーカイブ