Loading article…
| 一般情報 | |
|---|---|
| 発売 | 2007 |
| 製造中止 | 2012 |
| 共通メーカー | |
| パフォーマンス | |
| 最大CPU クロックレート | 1700MHz～3700MHz |
| FSB速度 | 1000MHz～2000MHz |
| アーキテクチャと分類 | |
| テクノロジーノード | 65nmから32nm |
| 命令セット | AMD64 ( x86-64-v1 ) |
| 物理的仕様 | |
| ソケット | |
| 製品、モデル、バリエーション | |
| コア名 | |
| 歴史 | |
| 前任者 | K8 - ハンマー |
| 後継 | ブルドーザー - ファミリー 15 時間 |
| サポート状況 | |
| iGPUはサポートされていません | |
AMD Family 10h、またはK10は、 K8 マイクロアーキテクチャに基づくAMDのマイクロプロセッサ マイクロアーキテクチャです。 [1]サーバー向けの最初の第 3 世代 Opteron製品は 2007 年 9 月 10 日に発売され、デスクトップ向けのPhenomプロセッサがそれに続き、K8 シリーズ プロセッサ ( Athlon 64、Opteron、64 ビットSempron )の後継として 2007 年 11 月 11 日に発売されました。
命名法
AMDは、 AMD K8またはAthlon 64プロセッサファミリにコード名K8を使用した後、 K命名法（元々はK5プロセッサの「Kryptonite」の略語であった[2] ）を使用していないようです。2005年初頭以降、AMDの公式文書やプレスリリースには、K8を超えるK命名法の命名規則は登場していないためです。
「 K8L 」という名前は、2005年に当時The Inquirerの記者だったCharlie Demerjianによって初めて造られ、[3] ITコミュニティ全体で便利な略語として使われました。[4]一方、AMDの公式文書によると、このプロセッサファミリは「AMD Next Generation Processor Technology」と呼ばれていました。[5]
このマイクロアーキテクチャは、デスクトップ プロセッサ ラインのコード名が星や星座にちなんで名付けられたため、Starsとも呼ばれています(最初の Phenom モデルのコード名は Agena およびTolimanでした)。
ビデオインタビュー[6]で、ジュゼッペ・アマートはコードネームがK10であることを確認した。
The Inquirer誌自身によって、コードネーム「K8L」はK8ファミリーの低電力版（後にTurion 64と名付けられた）を指し、K10はマイクロアーキテクチャの正式なコードネームであることが明らかにされた。 [4]
AMD はこれをFamily 10h プロセッサと呼んでいます。これは Family 0Fh プロセッサ (コード名 K8) の後継であるためです。10h と 0Fh は、CPUID x86プロセッサ命令の主な結果を指します。16進数では、0Fh (h は 16 進数を表します) は10 進数の 15 に等しく、10h は 10 進数の 16 に等しくなります。(時々表示される「K10h」形式は、「K」コードと Family 識別番号の不適切な組み合わせです。)
発売および配送スケジュール
タイムライン
歴史情報
2003年、AMDはマイクロプロセッサフォーラム2003を含むさまざまなイベントやアナリスト会議で、K8ファミリプロセッサに続く次世代マイクロプロセッサの機能の概要を発表しました。 [7]次世代マイクロプロセッサに導入される予定の機能の概要は次のとおりです。
- スレッドアーキテクチャ。
- チップレベルのマルチプロセッシング。
- 大規模MP（マルチプロセッサ）マシン。
- 10GHz動作。
- はるかに高性能なスーパースカラー、アウトオブオーダーCPU コア。
- 巨大なキャッシュ。
- メディア/ベクター処理拡張機能。
- ブランチとメモリのヒント。
- セキュリティと仮想化。
- 強化された分岐予測器。
- 静的および動的電力管理。
2006 年 6 月、AMD の執行副社長 Henri Richard 氏はDigiTimesのインタビューで、今後のプロセッサの開発について次のようにコメントしました。
Q: 今後 3 ～ 4 年間の AMD プロセッサ テクノロジの開発について、どのような展望をお持ちですか?
A: そうですね、Dirk Meyer がアナリスト会議でコメントしたように、私たちは立ち止まっていません。私たちは、整数パフォーマンス、浮動小数点パフォーマンス、メモリ帯域幅、相互接続など、プロセッサのさまざまな領域で大幅な改善を伴う、2007 年にリリースされる現在の K8 アーキテクチャのリフレッシュについて話し合いました。
— AMDエグゼクティブバイスプレジデント、アンリ・リチャード、出典：DigiTimesによるアンリ・リチャードへのインタビュー[8]
ライブデモンストレーション
2006年11月30日、AMDはWindows Server 2003 64ビット版を実行しながら、「Barcelona」として知られるネイティブクアッドコアチップを初めて公開ライブで披露しました。[9] AMDは、実際の負荷で70％のパフォーマンス向上を実現し、コードネームClovertownのIntel Xeon 5355プロセッサよりも優れたパフォーマンスを実現したと主張しています。[10]
2007年1月24日、AMDのランディ・アレン副社長は、ライブテストにおいて、さまざまなワークロードに関して、「バルセロナ」は同等のインテルXeonコードネームクローバータウンデュアルプロセッサ（2P）クアッドコアプロセッサよりも40％のパフォーマンス優位性を発揮できたと主張した。[11]コアあたりの浮動小数点の予想パフォーマンスは、同じクロック速度でK8ファミリの約1.8倍となる。[12]
2007年5月10日、AMDは、コードネームAgena FXと呼ばれる次世代プロセッサとチップセットのデモを行うプライベートイベントを開催した。デモの1つは、次世代RD790チップセットにRadeon HD 2900 XTグラフィックカード1枚を搭載したAMD Quad FXプラットフォームだった。このシステムでは、 720pのビデオクリップを別の非公開フォーマットにリアルタイムで変換するデモも行われ、その間、8つのコアすべてが他のタスクによって100%最大化された。[13]
姉妹マイクロアーキテクチャ
2006 年 12 月のアナリスト デーで、エグゼクティブ バイス プレジデントのマーティ セイヤーは、K10 マイクロアーキテクチャから継承された電力最適化テクノロジを備え、K8 設計に基づいた、コード名Griffinの新しいモバイルコアを 2008 年にリリースすると発表しました。
TLB バグ
2007年11月、AMDは、 B2ステップのトランスレーションルックアサイドバッファ（TLB）にバグが見つかり、まれに競合状態が発生してシステムがロックアップする可能性があるため、バルセロナプロセッサの出荷を停止しました。[14] BIOSまたはソフトウェアのパッチは、ページテーブルのキャッシュを無効にすることでバグを回避しましたが、5〜20％のパフォーマンスペナルティにつながりました。このペナルティをほぼ完全に回避するカーネルパッチがLinux用に公開されました。2008年4月、バグの修正とその他の小さな機能強化を含む新しいB3ステップがAMDによって市場に投入されました。[15]
特徴
製造技術
AMDは、K10のリリースがこの製造プロセスの量産開始と一致することから、シリコン・オン・インシュレータ（SOI）技術を使用して65nmのフィーチャ幅で製造されたマイクロプロセッサを導入しました。 [16]
サポートされているDRAM規格
K8ファミリは、オンダイメモリ コントローラ(CPU に統合) の使用によりメモリ レイテンシを最小限に抑えてパフォーマンスを向上させる設計であるため、メモリ レイテンシに特に敏感であることが知られています。外部モジュールのレイテンシが増加すると、この機能の有用性が損なわれます。DDR2 RAM は、 DDR の半分ではなく、外部データ周波数の 1/4 のクロックで内部的に駆動されるため、 DDR RAMよりもレイテンシが若干増加します。ただし、DDR2 のコマンド クロック レートは DDR の 2 倍であり、レイテンシを削減するその他の機能 (たとえば、追加レイテンシ) が導入されているため、CAS レイテンシのみに基づく一般的な比較では不十分です。たとえば、ソケット AM2プロセッサは、DDR-400 SDRAM を使用するソケット 939プロセッサと同等のパフォーマンスを DDR2 SDRAM で示すことが知られています。K10 プロセッサは、DDR2-1066 (1066 MHz) までの定格のDDR2 SDRAMをサポートします。[17]
一部のデスクトップ K10 プロセッサは AM2+ で DDR2 のみをサポートしていますが、AM3 K10 プロセッサは DDR2 と DDR3 の両方をサポートしています。一部の AM3 マザーボードには DDR2 と DDR3 の両方のスロットがありますが (これは両方のタイプを同時に装着できるという意味ではありません)、大部分は DDR3 のみを備えています。
Lynx デスクトップ プロセッサは FM1 ソケットを使用するため、DDR3 のみをサポートします。
マイクロアーキテクチャの特徴
マイクロアーキテクチャの特徴は以下の通りである。[18]
- フォームファクタ
- 65 nm Phenom および Athlon 7000 シリーズ向けDDR2搭載ソケット AM2+
- Sempron および 45 nm Phenom II および Athlon II シリーズ用のDDR2 またはDDR3のソケット AM3。DDR3の AM3+ マザーボードでも使用できます。すべての K10 Phenom プロセッサはソケット AM2+ およびソケット AM2と下位互換性がありますが、一部の 45 nm Phenom II プロセッサはソケット AM2+ でのみ使用可能です。LynxプロセッサはAM2+ も AM3 も使用しません。
- Lynxプロセッサ用の DDR3 を搭載したソケット FM1 。
- ソケット F DDR2、DDR3 、 Shanghai以降の Opteron プロセッサ
- 命令セットの追加と拡張
- 新しいビット操作命令 ABM : 先行ゼロカウント (LZCNT) とポピュレーションカウント (POPCNT)
- SSE4aと呼ばれる新しいSSE命令：マスクシフト命令（EXTRQ/INSERTQ）とスカラーストリーミングストア命令（MOVNTSD/MOVNTSS）を組み合わせたもの。これらの命令はIntelのSSE4には存在しない。
- 非整列SSEロード操作命令のサポート（以前は16バイトの整列が必要だった）[19]
- 実行パイプラインの強化
- CPU ダイへの新技術の統合:
- 4 つのプロセッサ コア (クアッドコア)
- より効果的な電力管理のためにCPUコアとメモリコントローラ/ノースブリッジの電源プレーンを分割します。これはAMDによって最初にDynamic Independent Core EngagementまたはDICEと呼ばれ、現在はEnhanced PowerNow! （Independent Dynamic Core Technologyとも呼ばれる）として知られています。これにより、コアとノースブリッジ（統合メモリコントローラ）が独立して電力消費を増減できます。[20]
- 負荷がかかっていないときにコア内の回路の一部をシャットダウンする、「CoolCore」テクノロジー。
- メモリサブシステムの改善:
- アクセス遅延の改善:
- メモリ階層の変更:
- K8ファミリーのL2キャッシュではなく、L1キャッシュに直接プリフェッチします。
- 少なくとも 2 MB のサイズの 32 ウェイ セット アソシエイティブ L3 ビクティム キャッシュ。共有認識置換ポリシーを使用して、単一ダイ上の処理コア間で共有されます (それぞれ 512 K の独立した排他的 L2 キャッシュを備えています)。
- 拡張可能な L3 キャッシュ設計。45 nmプロセス ノード向けに 6 MB が計画されており、チップのコード名はShanghaiです。
- アドレス空間管理の変更:
- 2 つの 64 ビット独立メモリ コントローラは、それぞれ独自の物理アドレス空間を持ちます。これにより、マルチスレッド環境でランダム メモリ アクセスが発生した場合に、利用可能な帯域幅をより有効に活用できるようになります。このアプローチは、2 つの 64 ビット データ チャネルが単一の共通アドレス空間にバインドされていた以前の「インターリーブ」設計とは対照的です。
- より大きなタグ付きルックアサイドバッファ、1 GBページエントリと新しい 128 エントリ 2 MB ページ TLBのサポート
- 48ビットのメモリアドレッシングにより256TBのメモリサブシステムを実現[21]
- メモリミラーリング（代替マッピングDIMMアドレス指定）、[22]データポイズニングサポートおよび拡張RAS
- AMD-V ネスト ページングにより MMU 仮想化が改善され、ワールド スイッチ時間が 25% 短縮されると言われています。
- システム相互接続の改善:
- HyperTransport再試行サポート
- HyperTransport 3.0 をサポートし、ソケットごとに 8 つのポイントツーポイント リンクを作成する HyperTransport Link アンギャング機能を備えています。
- 追加機能によるプラットフォーム レベルの機能強化:
- 自動クロックレート変調を可能にする5つのpステート
- クロックゲーティングの強化
- HyperTransport : Torrenzaイニシアチブを通じて、 HTXスロットおよび空いている CPU ソケットを介したコプロセッサの公式サポート。
機能テーブル
CPU
APU
APU機能表
デスクトップ
フェノムモデル
アゲナ(65 nm SOI、クアッドコア)
- 4つのAMD K10コア
- L1キャッシュ:コアあたり64KB命令と64KBデータ[23]（データ+命令）
- L2キャッシュ: コアあたり512 KB、フルスピード
- L3キャッシュ: すべてのコアで共有される2 MB
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケット AM2+、1600～2000 MHz のHyperTransport
- 消費電力 ( TDP ): 65、95、125、140 ワット
- 最初のリリース
- 2007年11月19日（B2ステッピング）
- 2008年3月27日（B3ステッピング）
- クロックレート: 1800～2600 MHz
- モデル: Phenom X4 9100e - 9950
トリマン(65 nm SOI、トライコア)
- 3つのAMD K10コア
- L1 キャッシュ: コアあたり 64 KB 命令キャッシュと 64 KB データ キャッシュ
- L2キャッシュ: コアあたり512 KB、フルスピード
- L3キャッシュ: すべてのコアで共有される2 MB
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケット AM2+、1600～1800 MHz のHyperTransport
- 消費電力 ( TDP ): 65 および 95 ワット
- 最初のリリース
- 2008年3月27日（B2ステッピング）
- 2008年4月23日（B3ステッピング）
- クロックレート: 2100～2500 MHz
- モデル: Phenom X3 8250e - 8850
Phenom II モデル
トゥバン(45 nm SOI、ヘキサコア)
- 6つのAMD K10コア
- L1 キャッシュ: コアあたり 64 KB の命令と 64 KB のデータ
- L2キャッシュ: コアあたり512 KB、フルスピード
- L3 キャッシュ: すべてのコア間で共有される 6 MB。
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz (AM2+)、デュアルチャネル DDR3-1333 (AM3)、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケット AM2+、ソケット AM3、1800～2000 MHz のHyperTransport
- 消費電力 ( TDP ): 95 または 125 ワット
- 最初のリリース
- 2010年4月27日（E0ステッピング）
- クロックレート: 2.6 - 3.3 GHz、Turbo Core 搭載時は最大 3.7 GHz
- モデル: Phenom II X6 1035T、1045T、1055T、1065T、1075T、1090T、1100T
ゾスマ(45 nm SOI、クアッドコア)
- トゥバンから採取された4つのAMD K10コアのうち2つのコアが無効化されている[24]
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V、Turbo Core ( Intel Turbo Boostの AMD 版)
- メモリサポート: DDR2 SDRAM最大 PC2-8500、DDR3 SDRAM最大 PC3-10600 (ソケット AM3のみ)
- モデル: Phenom II X4 650T、840T、960T、970 (Thuban ベースの Zosma コア、OEM のみ、970 は乗数がロック解除されていますが、Turbo Core はありません)
デネブ(45 nm SOI、クアッドコア)
- 4つのAMD K10コア
- L1 キャッシュ: コアあたり 64 KB の命令と 64 KB のデータ
- L2キャッシュ: コアあたり512 KB、フルスピード
- L3 キャッシュ: すべてのコア間で 6 MB を共有します。800 シリーズでは、欠陥のため L3 キャッシュの 2 MB が無効になっています。
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz (AM2+)、デュアルチャネル DDR3-1333 (AM3)、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケット AM2+、ソケット AM3、1800～2000 MHz のHyperTransport
- 消費電力 ( TDP ): 65、95、125、140 ワット
- 最初のリリース
- 2009年1月8日（C2ステップ）
- クロックレート: 2500～3700 MHz
- モデル: Phenom II X4 805 - 980 (840 および 850 を除く)
42 TWKR 限定版 (45 nm SOI、クアッドコア)
AMD は、究極のオーバークロッカーとパートナー向けに Deneb ベースのプロセッサの限定版をリリースしました。製造されたのは 100 台未満でした。
「42」は公式には2GHzで動作する4つのコアを表していますが、人生、宇宙、そして『銀河ヒッチハイク・ガイド』のあらゆるものに対する答えへの言及でもあります。[25]
- 4つのAMD K10コア
- モデル: Phenom II 42 TWKR
プロプス(45 nm SOI、クアッドコア)
- Denebから採取した4つのAMD K10コア（L3キャッシュ無効）[24]
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V
- メモリサポート: DDR2 SDRAM最大 PC2-8500 (DDR2-1066 MHz)、DDR3 SDRAM最大 PC3-10600 (DDR3-1333 MHz) (ソケット AM3のみ)
- モデル: Phenom II X4 840 および 850
ヘカ(45 nm SOI、トライコア)
- チップハーベスティング技術を使用した3つのAMD K10コア（1つのコアは無効）
- L1 キャッシュ: コアあたり 64 KB の命令と 64 KB のデータ
- L2キャッシュ: コアあたり512 KB、フルスピード
- L3キャッシュ: 6 MBを全コアで共有
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz (AM2+)、デュアルチャネル DDR3-1333 (AM3)、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケットAM3、2000MHzのHyperTransport
- 消費電力 ( TDP ): 65 および 95 ワット
- 最初のリリース
- 2009年2月9日（C2ステップ）
- クロックレート: 2500～3000 MHz
- モデル: Phenom II X3 705e - 740
カリスト(45 nm SOI、デュアルコア)
- チップハーベスティング技術を使用した2つのAMD K10コア（2つのコアは無効）
- L1 キャッシュ: コアあたり 64 KB の命令と 64 KB のデータ
- L2キャッシュ: コアあたり512 KB、フルスピード
- L3キャッシュ: 6 MBを全コアで共有
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz (AM2+)、デュアルチャネル DDR3-1333 (AM3)、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケットAM3、2000MHzのHyperTransport
- 消費電力 ( TDP ): 80 ワット
- 最初のリリース
- 2009年6月1日（C2ステップ）
- クロックレート: 3000～3500 MHz
- モデル: Phenom II X2 545 - 570
レゴール(45 nm SOI、デュアルコア)
- 2つのAMD K10コア
- いくつかはプロプスやデネブから2つのコアを無効にしてチップを収穫したものである[24]
- ほとんどの Regor ベースのプロセッサは、他の Athlon II および Phenom II プロセッサと比べて、コアあたりの L2 キャッシュ (1 MB) が 2 倍になっています。
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V
- メモリサポート: DDR2 SDRAM最大 PC2-8500、DDR3 SDRAM最大 PC3-8500 (DDR3-1066 MHz) (ソケット AM3のみ)
- モデル: Phenom II X2 511 および 521
Athlon X2 モデル
クマ(65 nm SOI、デュアルコア)
- アジェナから採取した2つのAMD K10コアのうち2つのコアを無効にした[24]
- ISA拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NXビット、AMD64、Cool'n'Quiet、AMD-V [26]
- モデル: Athlon X2 6500 - 7850
レゴール/デネブ(45 nm SOI、デュアルコア)
- 2つのAMD K10コア。5000シリーズプロセッサの一部はPropusまたはDenebからのチップ収穫です。5200シリーズチップはすべて収穫されており、それぞれ2つのコアが無効になっています[24]
- ISA拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NXビット、AMD64、Cool'n'Quiet、AMD-V [26]
- モデル: Athlon X2 5000+ および 5200+
Athlon II モデル
ゾスマ(45 nm SOI、クアッドコア)
- トゥバンから採取された4つのAMD K10コアのうち2つのコアが無効化されている[24]
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V、Turbo Core ( Intel Turbo Boostの AMD 版)
- メモリサポート: DDR2 SDRAM最大 PC2-8500、DDR3 SDRAM最大 PC3-10600 (ソケット AM3のみ)
- モデル: Athlon II X4 640[T]
プロプス(45 nm SOI、クアッドコア)
- 4つのAMD K10コア[27] [28]
- L1 キャッシュ: コアあたり 64 KB の命令と 64 KB のデータ
- L2キャッシュ: コアあたり512 KB、フルスピード
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz (AM2+)、デュアルチャネル DDR3-1333 (AM3)、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケットAM3、2000MHzのHyperTransport
- 消費電力（TDP）：45ワットまたは95ワット
- 最初のリリース
- 2009年9月（C2ステップ）
- クロックレート: 2200 - 3100 MHz
- モデル: Athlon II X4 600e - 650
ラナ(45 nm SOI、トライコア)
- プロプスまたはデネブから採取された3つのAMD K10コアチップ（1つのコアが無効）[24]
- L1キャッシュ:コアあたり64 kB + 64 kB (データ+命令)
- L2キャッシュ: コアあたり512 kB、フルスピード
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz (AM2+)、デュアルチャネル DDR3-1333 (AM3)、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケットAM3、2GHzのHyperTransport
- ダイサイズ: 169 mm² [29]
- 消費電力（TDP）：45ワットまたは95ワット
- 最初のリリース
- 2009年10月（ステップC2）
- クロックレート: 2.2～3.4GHz
- モデル: Athlon II X3 400e - 460
レゴール(45 nm SOI、デュアルコア)
- 2つのAMD K10コア
- L1 キャッシュ: コアあたり 64 KB の命令と 64 KB のデータ
- L2キャッシュ: コアあたり1024 KB、フルスピード
- メモリコントローラ: デュアルチャネル DDR2-1066 MHz (AM2+)、デュアルチャネル DDR3-1333 (AM3)、アンギャングオプション付き
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、AMD64、Cool'n'Quiet、NX ビット、AMD-V
- ソケットAM3、2000MHzのHyperTransport
- 消費電力 ( TDP ): 65 ワット
- 最初のリリース
- 2009年6月（C2ステップ）
- クロックレート: 1600 - 3600 MHz
- モデル: Athlon II X2 250u - 280
サルガス(45 nm SOI、シングルコア)
- Regorから1つのコアを無効にしたAMD K10コアを1つ収穫[24]
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V
- メモリサポート: DDR2 SDRAM最大 PC2-6400、DDR3 SDRAM最大 PC3-8500 (ソケット AM3のみ)
- モデル: Athlon II 160u および 170u
オオヤマネコ(32 nm SOI、デュアルまたはクアッドコア)
- L3キャッシュなしの2つまたは4つのAMD K10コア
- グラフィックスなしの APU。下記を参照してください。
- モデル: Athlon II X2 221 から Athlon II X4 651K
センプロンモデル
サルガス(45 nm SOI、シングルコア)
- Regorから採取した1つのコアが無効化されたAMD K10コアチップ[24]
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V
- モデル:セムプロン 130-150
Sempron X2 モデル
レゴール(45 nm SOI、デュアルコア)
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V
- モデル: Sempron X2 180 および 190
オオヤマネコ(32 nm SOI、デュアルコア)
- L3キャッシュなしのAMD K10コア2個
- グラフィックスなしの APU。下記を参照してください。
- モデル:セムプロン X2 198
リャノ「APU」
オオヤマネコ(32 nm SOI、デュアルまたはクアッドコア)
K10 マイクロアーキテクチャに基づく第 1 世代のデスクトップ APU は 2011 年にリリースされました ( Lynx Athlon II や Sempron X2など、一部のモデルではグラフィック機能が提供されません)。
- GlobalFoundries SOIプロセスによる32nmの製造
- ソケットFM1
- ダイサイズ: 228 mm 2、トランジスタ数11億7800万個[30] [31]
- L3キャッシュなしのAMD K10コア
- GPU:テラスケール2
- AシリーズとEシリーズの全モデルには、ダイ上にRedwoodクラスの統合グラフィックスが搭載されています（デュアルコアモデルではBeaverCreek 、クアッドコアモデルではWinterPark ）。SempronとAthlonモデルには統合グラフィックスが搭載されていません。 [32]
- 最大 4 つのDIMMをサポートし、最大DDR3 -1866 メモリに対応
- 5GT/秒UMI
- 統合型PCIe 2.0コントローラ
- 一部のモデルは、熱仕様が許す限りCPUの動作を高速化するTurbo Coreテクノロジーをサポートしています。
- 一部のモデルは、Radeon HD 6450、6570、または6670のディスクリートグラフィックカードをサポートするハイブリッドグラフィックテクノロジーをサポートしています。これは、AMD 700および800チップセットシリーズで利用可能な現在のハイブリッドCrossFireXテクノロジーに似ています。
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、Cool'n'Quiet、AMD-V
- モデル: Lynx デスクトップ APU および CPU
携帯
Turion II (Ultra) モデル
「カスピアン（45nm SOI、デュアルコア）
- ティグリスプラットフォーム[33]
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR2 SDRAM (最大 800 MHz)
- モデル: Turion II Ultra M600 ～ M660
Turion II モデル
「カスピアン（45nm SOI、デュアルコア）
- チグリスプラットフォーム
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR2 SDRAM (最大 800 MHz)
- モデル: Turion II M500 から M560
「シャンプレーン（45nm SOI、デュアルコア）
- ドナウ川プラットフォーム[34][35]
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1333 MHz)
- モデル: Turion II モデル
Athlon II モデル
「カスピアン（45nm SOI、デュアルコア）
- チグリスプラットフォーム
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR2 SDRAM (最大 800 MHz)
- モデル: Athlon II M300 ～ M360
「シャンプレーン（45nm SOI、デュアルコア）
- ドナウプラットフォーム
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1333 MHz)
- モデル: Athlon II モデル
センプロンモデル
「カスピアン（45nm SOI、シングルコア）
- チグリスプラットフォーム
- シングル AMD K10 コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR2 SDRAM (最大 800 MHz)
- モデル: Sempron M100 ～ M140
Turion II Neo モデル
「ジュネーブ（45nm SOI、デュアルコア）
- ナイルプラットフォーム[34] [36]
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1066 MHz)
- モデル: Turion II Neo モデル
Athlon II Neo モデル
「ジュネーブ（45nm SOI、デュアルコア）
- ナイルプラットフォーム
- 2つのAMD K10コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1066 MHz)
- モデル: Athlon II Neo モデル
「ジュネーブ（45nm SOI、シングルコア）
- ナイルプラットフォーム
- シングル AMD K10 コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1066 MHz)
- モデル: Athlon II K125 および K145
Vモデル
「ジュネーブ（45nm SOI、シングルコア）
- ナイルプラットフォーム
- シングル AMD K10 コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1066 MHz)
- モデル: V 105
「シャンプレーン（45nm SOI、シングルコア）
- ドナウプラットフォーム
- シングル AMD K10 コア
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1333 MHz)
- モデル: V 120～160
Phenom II モデル
「シャンプレーン（45nm SOI、クアッドコア）
- ドナウプラットフォーム
- 4つのAMD K10コア
- デスクトップモデルとは異なり、モバイルPhenom IIモデルにはL3キャッシュがありません。
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1333 MHz)
- モデル: Phenom II モデル
「シャンプレーン（45nm SOI、トライコア）
- ドナウプラットフォーム
- 3つのAMD K10コア
- デスクトップモデルとは異なり、モバイルPhenom IIモデルにはL3キャッシュがありません。
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1333 MHz)
- モデル: Phenom II モデル
「シャンプレーン（45nm SOI、デュアルコア）
- ドナウプラットフォーム
- 2つのAMD K10コア
- デスクトップモデルとは異なり、モバイルPhenom IIモデルにはL3キャッシュがありません。
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- メモリサポート: DDR3 SDRAM、DDR3L SDRAM (最大 1333 MHz)
- モデル: Phenom II モデル
リャノAPU
「サビーヌ（32nm SOI、デュアルまたはクアッドコア）
- GlobalFoundriesのSOIプロセスによる32nmの製造
- ソケット FS1
- 2つまたは4つのアップグレードされたK10コア、コード名Husky [要出典] (K10.5 [要出典] )、L3キャッシュなし、ダイ上にRedwoodクラスの統合グラフィックスを搭載 (デュアルコアバリアントの場合はWinterPark 、クアッドコアバリアントの場合はBeaverCreek )
- 統合型PCIe 2.0コントローラ
- GPU:テラスケール2
- 一部のモデルは、熱仕様が許す限りCPUの動作を高速化するTurbo Coreテクノロジーをサポートしています。
- 2.5 GT/秒 UMI
- ISA 拡張: MMX、Enhanced 3DNow!、SSE、SSE2、SSE3、SSE4a、ABM、NX ビット、AMD64、AMD-V、PowerNow!
- 通常の1.5 V DDR3メモリに加えて、 1.35 V DDR3L -1333メモリをサポート
- モデル: Sabineモバイル APU
サーバ
サーバー向けの K10 ベースのプロセッサには、Opteron 65 nmと45 nmの 2 世代があります。
後継
AMD は Thuban 以降、K10 ベースの CPU の開発を中止し、主流のデスクトップおよびラップトップ向けのFusion製品と、パフォーマンス市場向けのBulldozerベースの製品に注力することを選択しました。ただし、Fusion 製品ファミリー内では、第 1 世代の A4、A6、A8 シリーズ チップ (Llano APU) などのAPU は、Radeon グラフィック コアと組み合わせて K10 由来の CPU コアを使用し続けました。K10 とその派生製品は、2012 年に Trinity ベースの APU が導入され、APU の K10 コアが Bulldozer 由来のコアに置き換えられたことで、段階的に生産が中止されました。
ファミリー 11h および 12h 派生語
Turion X2 ウルトラファミリー 11時間
Family 11hマイクロアーキテクチャは、ラップトップ向けの低消費電力のK8とK10の両方の設計を組み合わせたもので、Turion X2 Ultraとして販売されていましたが、後に完全にK10ベースの設計に置き換えられました。[1]
フュージョンファミリー 12時間
ファミリー12hマイクロアーキテクチャはK10設計の派生である: [37] [38]
- 複雑さとリスクを回避するためにCPUとGPUの両方が再利用されました
- 明確なソフトウェアと物理的な統合により、Fusion (APU) のマイクロアーキテクチャは異なります。
- クロックゲーティングを含む省電力の改善
- ハードウェアプリフェッチャーの改善
- 再設計されたメモリコントローラ
- コアあたり1MB L2キャッシュ
- L3キャッシュなし
- オンダイ GPU がメモリにアクセスするための 2 つの新しいバス (Onion および Garlic インターフェイスと呼ばれる)
- AMD Fusion Compute Link (Onion) – CPU キャッシュとコヒーレント システム メモリへのインターフェイス (キャッシュ コヒーレンスを参照)
- Radeon メモリバス (Garlic) – メモリに直接接続された専用の非コヒーレント インターフェース
メディアの議論
注: これらのメディアの議論は、公開日の昇順でリストされています。
- 「AMD CTO が将来の AMD テクノロジーについて語る」 AnandTech、2005 年 10 月 14 日。
- 「AMD が将来の目標を概説 (現時点ではほとんどが非具体的)」。TechReport。2005 年 10 月 17 日。2006 年 12 月 30 日にオリジナルからアーカイブ。2006年 8 月 19 日に取得。
- 「AMD は高密度キャッシュに Z-RAM に注目」CNet ニュース、2006 年 1 月 20 日。
- 「AMD が Z-RAM のライセンスを取得」SlashDot、2006 年 1 月 21 日。
- 「AMD の K8L は 2007 年に FPU ユニットを 2 倍に」。Geek.com。2006 年 2 月 24 日。2016 年 1 月 12 日にオリジナルからアーカイブ。2015年 6 月 7 日に取得。
- 「Rev G. および H. AMD64 チップの予備情報」。The Inquirer。2006 年 3 月 3 日。2006 年 3 月 12 日時点のオリジナルからアーカイブ。
{{cite news}}: CS1 maint: unfit URL (link) - 「アンリ・リシャール氏へのインタビュー（パート2）」。DigiTimes。2006年3月14日。
- 「AMD がハードウェア コプロセッサ オフロードを実証」。LinuxElectrons。2006 年 3 月 20 日。2006 年 10 月 21 日にオリジナルからアーカイブ。
- 「コヒーレント HTT による FPGA の実装」。The Inquirer。2006 年 3 月 26 日。2016 年 1 月 12 日時点のオリジナルからアーカイブ。
{{cite news}}: CS1 maint: unfit URL (link) - 「AMD の K8L 65 nm コアは 2007 年前半にリリース予定」。Reg Hardware。2006 年 4 月 4 日。2007 年 5 月 24 日にオリジナルからアーカイブ。2007年 4 月 19 日に取得。
- 「AMD 最新情報: Fab 36 が出荷を開始、65 nm および AM2 パフォーマンスを計画」 AnandTech、2006 年 4 月 4 日。
- 「Fab36 は 2007 年半ばまでに 65 nm に大幅に移行」 AnandTech、2006 年 4 月 4 日。
- 「AMD が K8L の詳細を披露」。The Inquirer。2006 年 5 月 16 日。2006 年 6 月 14 日時点のオリジナルよりアーカイブ。
{{cite news}}: CS1 maint: unfit URL (link) - 「AMD の K8L と 4x4 プレビュー」RealWorldtech、2006 年 6 月 2 日。
- 「AMD K8L と 4X4 テクノロジー」。ArsTechnica。2006 年 6 月 2 日。
- 「AMD Quad-Core K8L & 4x4 の詳細」。Pure OverClock。2006 年 6 月 3 日。2012 年 2 月 9 日時点のオリジナルよりアーカイブ。
- 「ソケット AM2 は AM3 CPU と上位互換性があります」。DailyTech。2006 年 7 月 6 日。2007 年 6 月 8 日にオリジナルからアーカイブされました。
- 「K8L は予定通り、2007 年第 1 四半期にリリース予定」。The Inquirer。2006 年 7 月 11 日。2007 年 9 月 6 日時点のオリジナルよりアーカイブ。
{{cite news}}: CS1 maint: unfit URL (link) - 「GNU binutils による新しい K10 命令のサポート」。SourceWare.org。2006 年 7 月 13 日。
- 「AMD 幹部、K8L が 2007 年中旬に登場予定と確認」。X-bit labs。2006 年 7 月 21 日。2006 年 11 月 26 日のオリジナルからアーカイブ。
- 「AMD が年末までに K8L のデモを実施」。moneycontrol.com。2006 年 7 月 23 日。2007 年 8 月 18 日時点のオリジナルよりアーカイブ。
- 「AMD が新しい Opteron を発表、68 W クアッドコア CPU を約束」tgdaily.com、2006 年 8 月 15 日。2006 年 8 月 21 日にオリジナルからアーカイブ。
- 「次世代 AMD Opteron がクアッドコアへの道を開く」。crn.com。2006 年 8 月 15 日。2012 年 2 月 6 日にオリジナルからアーカイブ。2007年 4 月 19 日に取得。
- 「AMD の次世代マイクロアーキテクチャ プレビュー: K8 から K8L まで」。X-bit labs。2006 年 8 月 21 日。2006 年 8 月 27 日にオリジナルからアーカイブされました。
- 「AMD クアッドコア: 物語の全貌が明らかに」。The Inquirer。2006 年 9 月 16 日。2007 年 5 月 19 日時点のオリジナルよりアーカイブ。
{{cite news}}: CS1 maint: unfit URL (link) - 「AMD が x86 を再発明」。InfoWorld。2007 年 2 月 7 日。2008 年 12 月 7 日時点のオリジナルよりアーカイブ。
- 「バルセロナ内部: AMD の次世代」RealWorldTech、2007 年 5 月 16 日。
参照
参考文献
- ^ ab “List of AMD CPU microarchitectures - LeonStudio”. LeonStudio - CodeFun . 2014年8月3日. 2020年9月26日時点のオリジナルよりアーカイブ。2015年9月12日閲覧。
- ^ Hesseldahl, Arik (2000-07-06). 「クールなチップコード名が消える理由」. forbes.com . 2007-07-14閲覧。
- ^ 「The Inquirer report」。The Inquirer。2007年9月6日時点のオリジナルよりアーカイブ。
{{cite web}}: CS1 maint: unfit URL (link) - ^ ab Valich, Theo. 「AMD が K8L の誤った名称を説明」 The Inquirer. 2007 年 2 月 10 日時点のオリジナルよりアーカイブ。2007 年 3 月 16 日閲覧。
{{cite news}}: CS1 maint: unfit URL (link) - ^ 「AMD 次世代プロセッサテクノロジー」の正式発表
- ^ ジュゼッペ・アマート（AMD のテクニカルディレクター、EMEA セールスおよびマーケティング担当）のビデオインタビュー。2007年 2 月、 archive.todayに2009 年 7 月 12 日にアーカイブされました。
- ^ マイクロプロセッサフォーラム 2003 プレゼンテーションスライド
- ^ AMDの今後数年間のビジョン - アンリ・リチャード氏へのインタビュー
- ^ 「AMD がクアッドコア サーバー チップをデモ」CNET.com、2006 年 11 月 30 日。
- ^ 「AMD が Barcelona をデモ。初の真のネイティブ クアッド コア Opteron」 legitreviews.com。2006 年 11 月 30 日。
- ^ 「AMD、クアッドコア バルセロナがクローバータウンを 40% 上回ると予想」 dailytech.com、2007 年 1 月 25 日。2007 年 2 月 27 日時点のオリジナルよりアーカイブ。2007年 4 月 19 日閲覧。
- ^ 「『クローバートン』より『バルセロナ』へ」CNET.com、2007年1月23日。
- ^ 「TGDaily report」。2007年9月26日時点のオリジナルよりアーカイブ。2007年5月11日閲覧。
- ^ 「AMD の TLB プロセッサのバグを理解する」Daily Tech 。2009 年 2 月 18 日にWayback Machineにアーカイブ。2007 年 12 月 5 日
- ^ 「TLB バグ - 過去のもの」Xbit Labs 。2009 年 2 月 9 日にWayback Machineにアーカイブ。2008 年 3 月 26 日
- ^ 「AMD 最新情報: Fab 36 が出荷を開始、65 nm プロセスと AM2 パフォーマンスの計画」 AnandTech、2006 年 4 月 4 日。
- ^ 「AMD の次世代 Star は DDR2-1066 と SSE4a をサポート」 HKEPC ハードウェア2007 年 3 月 19 日閲覧。
- ^ Shimpi, Anand Lal. 「バルセロナ アーキテクチャ: 反撃に出る AMD」 AnandTech. 2007 年 3 月 19 日時点のオリジナルよりアーカイブ。2007 年 3 月 18 日閲覧。
- ^ Case, Loyd. 「AMD が Barcelona Quad-Core の詳細を発表」 Ziff Davis . 2007 年 3 月 18 日閲覧。[リンク切れ]
- ^ 「AMD 次世代プロセッサ テクノロジー スライド」 HardOCP。2006 年 8 月 22 日。
- ^ 「AMD ファミリー 10h プロセッサ向け BIOS およびカーネル開発者ガイド (BKDG)」(PDF)。p. 24。2011年 6 月 9 日時点のオリジナル(PDF)からアーカイブ。2010年 5 月 29 日閲覧。物理
アドレス空間が 48 ビットに増加。
- ^ 「AMD ファミリー 15h モデル 10h-1Fh プロセッサ用 BIOS およびカーネル開発者ガイド (BKDG)」(PDF)。support.amd.com。Advanced Micro Devices。 2013 年 6 月 4 日。p. 340 。 2015 年1 月 25 日閲覧。
- ^ この記事では、コンピュータ メモリの従来の接頭辞は 2 進数の値を表し、「キロバイト」(KB) = 2 10バイトです。
- ^ abcdefghi 「ロック解除可能な AMD CPU のリスト」。
- ^ 「Legit Reviews - テクノロジーニュース＆レビュー」。2022年6月27日。
- ^ ab 「AMD Athlon II の主なアーキテクチャの特徴」。Advanced Micro Devices。2010年 12 月 2 日時点のオリジナルよりアーカイブ。2010年7 月 8 日閲覧。
- ^ Athlon II: AMD の新しい例を参照
- ^ AMD の Athlon II プロセッサの到着、2011 年 7 月 10 日、Wayback Machineにアーカイブ
- ^ 「AMD Phenom II X6: Thuban the Dragon」。2014年7月16日時点のオリジナルよりアーカイブ。2018年3月29日閲覧。
- ^ Theo Valich (2012 年 5 月 28 日). 「AMD が FX および Fusion プロセッサのトランジスタ数を明らかに」2013 年8 月 23 日閲覧。
- ^ Anand Lal Shimpi (2012年9月27日). 「AMD A10-5800K & A8-5600K レビュー: デスクトップ上の Trinity、パート 1」。2013年8月23日閲覧。
- ^ 「AMD、Aシリーズと初の32nm Athlon II X4 CPUを発表」。2013年11月10日閲覧。
- ^ 「2009 AMD メインストリーム プラットフォーム」 Amd.com。2012 年 5 月 27 日時点のオリジナルよりアーカイブ。2014年 4 月 30 日閲覧。
- ^ ab 「AMD M880G チップセット」 Amd.com . 2014年4月30日閲覧。
- ^ 「2010 AMD メインストリーム プラットフォーム」 Amd.com 。2014年 4 月 30 日閲覧。
- ^ 「2010 AMD Ultrathin Platform」。Amd.com。2012年10月31日時点のオリジナルよりアーカイブ。2014年4月30日閲覧。
- ^ David Kanter (2011年6月27日). 「AMD Fusion Architecture and Llano」. Real World Tech . 2015年9月12日閲覧。
- ^ Pierre Boudier、Graham Sellers (2011 年 6 月)。「Fusion APU のメモリ システム - ゼロ コピーの利点」(PDF)。AMD Fusion Developer Summit。
外部リンク
- AMD公式サイト
- AMD クアッドコアプロセッサの導入
- DarkVision ハードウェア: AMD が K9、K10 の将来のイノベーションについて語る
- 記録的な OEM 設計受注とネイティブ クアッドコア アップグレード パスを備えた次世代 AMD Opteron プロセッサの発表 (2006 年 8 月 15 日の AMD 公式プレス リリース)
- AMD Technology Analyst Day 2004 および 2005 に基づく K10 に関する PC Watch レポート(日本語)
- マイクロプロセッサフォーラム 2003 で発表されたスライドに基づく K10 に関する PC Watch レポート(日本語)
- 「AMD 2006 テクノロジー アナリスト デイのスライド: K10 マイクロアーキテクチャの公式紹介」(PDF)。2009 年 3 月 26 日のオリジナルからアーカイブ。
{{cite web}}: CS1 maint: bot: original URL status unknown (link) ( 2.17MB ) - AMD ファミリー 10h および 12h プロセッサ向けソフトウェア最適化ガイド
- TechReport: AMD が将来の目標を概説
- TweakTown ディスカッション (2003)
- X-bit ラボ: AMD K10 マイクロアーキテクチャ