DDR3 メモリ

DDR3 メモリ
ダブルデータレート3同期ダイナミックランダムアクセスメモリ

RAMの種類
4 GB PC3-12800 ECC DDR3 DIMM
開発者	JEDEC
タイプ	同期ダイナミックランダムアクセスメモリ(SDRAM)
世代	第3世代
発売日	2007年; 17年前 （2007年）
標準	DDR3-800 (PC3-6400) DDR3-1066 (PC3-8500) DDR3-1333 (PC3-10600) DDR3-1600 (PC3-12800) DDR3-1866 (PC3-14900) DDR3-2133 (PC3-17000)
クロックレート	400～1066MHz
電圧	リファレンス1.5V
前任者	DDR2 SDRAM (2003)
後継	DDR4 SDRAM (2014)

ダブル データ レート 3 同期ダイナミック ランダム アクセス メモリ( DDR3 SDRAM ) は、高帯域幅("ダブル データ レート") インターフェイスを備えた同期ダイナミック ランダム アクセス メモリ(SDRAM)の一種で、2007 年から使用されています。DDRおよびDDR2の高速後継であり、 DDR4同期ダイナミック ランダム アクセス メモリ (SDRAM) チップの前身です。DDR3 SDRAM は、信号電圧、タイミング、その他の要因が異なるため、 以前のタイプのランダム アクセス メモリ(RAM) と前方互換性も後方互換性もありません。

DDR3 は DRAM インターフェイス仕様です。データを保存する実際の DRAM アレイは以前のタイプと似ており、パフォーマンスも同様です。DDR3 SDRAM が直前の DDR2 SDRAM より優れている主な点は、データを 2 倍の速度 (内部メモリ アレイの 8 倍の速度) で転送できるため、より高い帯域幅またはピーク データ レートを実現できることです。

DDR3 規格では、最大 8ギガビット(Gbit) (つまり、DRAM チップあたり 1 ギガバイト) の DRAM チップ容量と、 64 Gbit のランクが最大 4 つ、DDR3 DIMM あたり合計最大 16 ギガバイト(GB) までが許可されています。2013 年の Ivy Bridge-E まで修正されなかったハードウェア制限のため、ほとんどの古い Intel CPU は、8 GB DIMM に対して最大 4 Gbit チップしかサポートしていません (Intel の Core 2 DDR3 チップセットは最大 2 Gbit しかサポートしていません)。すべての AMD CPU は、16 GB DDR3 DIMM の完全な仕様を正しくサポートしています。^[1] Intel は、Broadwell の 16 GB DIMM もサポートしています (11 ビット アドレス指定を使用しているため、「AMD Only メモリ」とも呼ばれています)。

2005年2月、サムスンはDDR3メモリチップのプロトタイプを発表しました。サムスンはDDR3の開発と標準化に大きな役割を果たしました。^{[2] [3] 2005年5月、} JEDEC委員会の議長であるデシ・ローデンは、DDR3は「約3年間」開発中であると述べました。^[4]

DDR3 は 2007 年に正式に発売されましたが、2008 年 8 月の発売当初にインテルの戦略担当 Carlos Weissenberg 氏が語ったところによると、DDR3 の売上が DDR2 を追い抜くのは 2009 年末か 2010 年初頭になると予想されていました。 ^[5] (市場浸透のタイムスケールは、市場情報会社 DRAMeXchange が 1 年以上前の 2007 年 4 月に、^[6] Desi Rhoden が 2005 年に述べていました。 ^[4] ) DDR3 の使用増加の主な原動力は、Intel の新しいCore i7プロセッサとAMD のPhenom IIプロセッサです。どちらも内部メモリ コントローラを備えています。前者は DDR3 を必要とし、後者はそれを推奨しています。IDCは2009 年 1 月に、DDR3 の売上が 2009 年に販売された DRAM ユニット全体の 29% を占め、2011 年までに 72% に増加すると発表しました。^[7]

2012年9月、JEDECはDDR4の最終仕様を発表しました。^{[8] DDR3と比較したDDR4の主な利点としては、}クロック周波数とデータ転送速度の標準化範囲が広く^{[9] 、}電圧が大幅に低いことが挙げられます。

DDR2メモリと比較すると、DDR3メモリは消費電力が少なくなります。一部のメーカーは、電流の漏れを減らすために「デュアルゲート」トランジスタの使用をさらに提案しています。^[10]

JEDECによれば、^{[11] : 111} 1.575ボルトは、サーバーやその他のミッションクリティカルなデバイスなど、メモリの安定性が最優先の考慮事項である場合は絶対最大値と見なされるべきです。さらに、JEDECは、メモリモジュールは、そのレベルで正常に機能する必要はありませんが、永久的な損傷を受ける前に1.80ボルトまで耐えなければならないと述べています^{[a] 。 [11] : 109}

もう 1 つの利点は、8 バーストの深さのプリフェッチ バッファです。対照的に、DDR2 のプリフェッチ バッファは 4 バーストの深さで、DDR のプリフェッチ バッファは 2 バーストの深さです。この利点は、DDR3 の転送速度を実現する技術です。

DDR3 モジュールは、400～1066 MHz の I/O クロックの立ち上がりエッジと立ち下がりエッジの両方を使用して、800～2133 MT/s の速度でデータを転送できます 。これは、 DDR2のデータ転送速度 (200～533 MHz の I/O クロックを使用して 400～1066 MT/s) の 2 倍、DDR の速度 (100～200 MHz の I/O クロックを使用して 200～400 MT/s) の 4 倍です。このような帯域幅要件の初期の推進力となったのは、フレームバッファー間の高帯域幅データ転送が求められる高性能グラフィックスでした。

ヘルツは 1 秒あたりのサイクル数を表す単位であり、信号サイクルは他の転送よりも頻繁に発生するため、転送速度を MHz 単位で表すのは技術的には誤りですが、非常に一般的です。また、さまざまなメモリ タイミングがクロック サイクル単位で表され、クロック サイクルはデータ転送速度の半分であるため、誤解を招きます。

DDR3はDDRやDDR2と同じ電気信号規格であるスタブシリーズ終端ロジックを使用していますが、タイミングと電圧が異なります。具体的には、DDR3はSSTL_15を使用します。^[13]

2005年2月、サムスンは容量512Mb、帯域幅1.066Gbpsの最初のDDR3メモリプロトタイプを発表しました。 [ 2 ]^{マザーボード}の形の製品は、最大DDR3-1600（PC3-12800）の帯域幅のDIMMを備えたIntelのP35「Bearlake」チップセットをベースに、2007年6月に市場に登場しました。 ^{[14] 2008}年11月にリリースされたIntel Core i7は、チップセット経由ではなくメモリに直接接続します。Core i7、i5、i3 CPUは当初DDR3のみをサポートしていました。 2009年2月にリリースされたAMDのソケットAM3 Phenom II X4プロセッサは、DDR3をサポートした最初のプロセッサでした（下位互換性のためにDDR2もサポートしていました）。   

DDR3デュアルインラインメモリモジュール (DIMM) には 240 ピンがあり、DDR2 とは電気的に互換性がありません。DDR2 と DDR3 DIMM ではキーノッチの位置が異なり、誤って取り違えてしまうことを防ぎます。キーが異なるだけでなく、DDR2 には側面に丸いノッチがあり、DDR3 モジュールには側面に四角いノッチがあります。^[16] DDR3 SO-DIMM には 204 ピンがあります。^[17]

Skylakeマイクロアーキテクチャ向けに、IntelはUniDIMMというSO-DIMMパッケージも設計しており、DDR3またはDDR4チップのどちらでも使用できる。CPUの統合メモリコントローラはどちらでも動作できる。UniDIMMの目的は、価格と入手性によりRAMタイプを切り替えることが望ましい場合があるDDR3からDDR4への移行に対応することである。UniDIMMは通常のDDR4 SO-DIMMと同じ寸法とピン数だが、互換性のないDDR4 SO-DIMMソケットで誤って使用することを避けるためにノッチの位置が異なっている。^[18]

DDR3 のレイテンシは、測定に使用される I/O バスクロックサイクルが短いため、数値的には高くなります。実際の時間間隔は DDR2 のレイテンシとほぼ同じで、約 10 ns です。DDR3 では一般的に最新の製造プロセスが使用されるため、多少の改善が見られますが、これは DDR3 への変更が直接の原因ではありません。

CAS レイテンシ (ns) = 1000 × CL (サイクル) ÷ クロック周波数 (MHz) = 2000 × CL (サイクル) ÷ 転送速度 (MT/s)

JEDEC DDR2-800 デバイスの一般的なレイテンシは 5-5-5-15 (12.5 ns) でしたが、JEDEC DDR3 デバイスの標準的なレイテンシには、DDR3-1066 の場合は 7-7-7-20 (13.125 ns)、DDR3-1333 の場合は 8-8-8-24 (12 ns) などがあります。

以前の世代のメモリと同様に、より高速なDDR3メモリは、初期バージョンのリリース後に利用可能になりました。9-9-9-28レイテンシ（9ns）のDDR3-2000メモリは、2008年後半のIntel Core i7のリリースに合わせて利用可能になりました^[19]。その後の開発により、DDR3-2400（CL 9～12サイクル= 7.5～10ns）が広く利用可能になり、DDR3-3200（CL 13サイクル= 8.125ns）までの速度が利用可能になりました。

個々のSDRAMチップ（または、拡張してDIMM）の消費電力は、速度、使用タイプ、電圧など、多くの要因によって異なります。DellのPower Advisorは、4 GB ECC DDR1333 RDIMMが1つあたり約4Wを消費すると計算しています。^[20]対照的に、より最近の主流のデスクトップ向け部品である8 GB、DDR3/1600 DIMMは、大幅に高速であるにもかかわらず、2.58 Wと評価されています。^[21]

* オプション

DDR3-xxx はデータ転送速度を示し、DDR チップを表します。一方、PC3-xxxx は理論上の帯域幅 (最後の 2 桁は切り捨て) を示し、組み立てられた DIMM を表すために使用されます。帯域幅は、1 秒あたりの転送数に 8 を掛けて計算されます。これは、DDR3 メモリ モジュールが 64 データ ビット幅のバス上でデータを転送し、1 バイトが 8 ビットで構成されるため、1 回の転送で 8 バイトのデータになるからです。

4 倍のクロック信号のサイクルごとに 2 回の転送を行う64ビット幅の DDR3 モジュールでは、メモリクロック速度の最大 64 倍の転送速度を実現できます。メモリ モジュールごとに 64 ビットずつデータが転送されるため、DDR3 SDRAM の転送速度は (メモリ クロック速度) × 4 (バス クロック乗数) × 2 (データ速度) × 64 (転送ビット数) / 8 (1 バイトのビット数) になります。したがって、メモリ クロック周波数が 100 MHz の場合、DDR3 SDRAM の最大転送速度は 6400 MB/秒になります。

データ レート ( MT/s単位) は、DDR メモリのデータ レートが 2 倍であるため、I/O バス クロック ( MHz単位) の 2 倍になります。上で説明したように、MB/s 単位の帯域幅は、データ レートの 8 倍になります。

CL – CAS レイテンシ クロックサイクル。列アドレスをメモリに送信してから、それに応じてデータが始まるまでの時間。

tRCD – 行のアクティブ化と読み取り/書き込み間のクロックサイクル

tRP – 行のプリチャージとアクティブ化の間のクロックサイクル

小数点以下の周波数は通常切り捨てられるが、正確な数値は666 2 ⁄ 3であり、最も近い整数に丸められるため、667に切り上げることが一般的である。一部のメーカーは、特定の精度に丸めたり、代わりに切り上げたりすることもある。たとえば、PC3-10666メモリは、PC3-10600またはPC3-10700として記載されることがある。^[23]

注:上記のすべての項目は、JEDECによってJESD79-3Fとして指定されています。^{[11] : 157–165}これらの仕様の中間またはそれ以上のRAMデータレートは、JEDECによって標準化されていません。多くの場合、それらは単にメーカーが許容値の高いチップや過電圧チップを使用して最適化したものです。これらの非標準仕様のうち、最高速度はDDR3-3200に達します。^[24]

別名: DDR3モジュールは、マーケティング上の理由から、PC3ではなくPCという接頭辞にデータレートをつけて誤ってラベル付けされることがよくあります。この規則では、PC3-10600はPC1333として記載されています。^[25]

DDR3メモリはシリアルプレゼンス検出を利用しています。^{[26]シリアルプレゼンス検出（SPD）は、シリアルインターフェイスを使用して}コンピュータのメモリモジュールに関する情報に自動的にアクセスするための標準化された方法です。通常、メモリモジュールの自動構成のための電源投入時のセルフテスト中に使用されます。

DDR3シリアル プレゼンス検出(SPD) ドキュメントのリリース 4 (SPD4_01_02_11) では、負荷軽減 DIMM のサポートと、16b-SO-DIMM および 32b-SO-DIMM のサポートが追加されました。

JEDECソリッドステート技術協会は、2011年9月1日にDDR3シリアルプレゼンス検出（SPD）ドキュメントのリリース4の発行を発表しました。^[27]

インテル社は、 DDR3 SDRAMの従来のJEDEC SPD仕様に高度なパフォーマンス拡張を可能にするために、2007年3月23日にeXtreme Memory Profile（XMP ）仕様を正式に導入しました。 ^[28]

帯域幅の指定 (例: DDR3-800D) と容量のバリエーションに加えて、モジュールは次のいずれかになります。

1. ECCメモリは、信頼性を高めるために軽微なエラーを修正し、重大なエラーを検出するために使用される追加のデータバイトレーンを備えています。ECCを備えたモジュールは、名称にECCまたはEが追加されることで識別されます。例：「PC3-6400 ECC」、またはPC3-8500E。^[29]
2. レジスタードメモリまたはバッファリングメモリは、レジスターを使用して信号を電気的にバッファリングすることで、遅延の増加による余分なクロックを犠牲にして、信号の整合性（したがって、クロックレートと物理スロット容量）を向上させます。これらのモジュールは、PC3-6400Rのように、名称にRが追加されることで識別されます。^[30]
3. 非レジスタード（別名「アンバッファード」）RAMは、名称にUが追加されることで識別されることがあります。 ^[30]
4. 完全バッファモジュールは、 FまたはFBで指定され、他のクラスと同じノッチ位置を持ちません。完全バッファ モジュールは、登録モジュール用に作られたマザーボードでは使用できません。また、ノッチ位置が異なるため、物理的に挿入できません。
5. 負荷軽減モジュールはLRで指定され、レジスタード/バッファリング メモリに似ています。LRDIMM モジュールは、すべての信号の並列性を維持しながら、制御ラインとデータ ラインの両方をバッファリングします。そのため、LRDIMM メモリは、全体的な最大メモリ容量が大きく、シリアル信号形式とパラレル信号形式間の変換が必要なFBメモリのパフォーマンスと消費電力の問題の一部に対処します。

FBDIMM (完全バッファ型) と LRDIMM (負荷軽減型) のメモリ タイプはどちらも、主にメモリ チップに流れる電流量を任意の時点で制御するように設計されています。これらはレジスタード/バッファ型メモリとは互換性がなく、これらを必要とするマザーボードは通常、他の種類のメモリを受け入れません。

DDR3L （DDR3低電圧）規格は、低電圧デバイスを規定するJESD79-3 DDR3メモリデバイス規格の補遺です。^{[31] DDR3L規格は1.35 Vで、そのモジュールには}PC3Lというラベルが付けられています。例としては、DDR3L‐800（PC3L-6400）、DDR3L‐1066（PC3L-8500）、DDR3L‐1333（PC3L-10600）、DDR3L‐1600（PC3L-12800）などがあります。DDR3LおよびDDR3U仕様に指定されたメモリは、元のDDR3規格と互換性があり、より低い電圧でも1.50 Vでも動作できます。^[32]ただし、第4世代Intel Coreプロセッサのモバイルバージョンを使用するシステムなど、1.35 Vで動作するDDR3Lを明示的に必要とするデバイスは、1.50 V DDR3メモリと互換性がありません。^{[33] DDR3Lは}LPDDR3モバイルメモリ規格とは異なり、互換性がありません。

DDR3U （DDR3超低電圧）規格は1.25Vで、そのモジュールにはPC3Uというラベルが付いています。 ^[34]

JEDECソリッドステート技術協会は、2010年7月26日にJEDEC DDR3Lの発行を発表し^[35]、2011年10月にDDR3Uを発表しました。 ^[36]

• 非同期RESETピンの導入
• システムレベルの飛行時間補正のサポート
• オンDIMMミラー対応DRAMピン配置
• クロックビンごとのCWL（CAS書き込みレイテンシ）の導入
• オンダイI/Oキャリブレーションエンジン
• 読み取りと書き込みのキャリブレーション
• ダイナミックODT（オンダイターミネーション）機能により、読み取りと書き込みに異なる終端値を設定できます。

• DIMM 終端を備えたフライバイ コマンド/アドレス/制御バス
• 高精度校正抵抗器
• 下位互換性がない - DDR3モジュールはDDR2ソケットに適合しないため、無理に挿入するとDIMMやマザーボードが損傷する可能性があります^[37]

• より高い帯域幅パフォーマンス、最大2133 MT/sの標準化
• ナノ秒単位で測定すると、レイテンシがわずかに改善されます
• 低消費電力で高いパフォーマンス（ノートパソコンのバッテリー寿命が長くなる）
• 強化された低電力機能

• インターフェースビットレートのリスト
• 低電力DDR3 SDRAM (LPDDR3)
• マルチチャネルメモリアーキテクチャ

• JEDEC規格No.79-3（JESD79-3:DDR3 SDRAM）
  • DDR3 SDRAM 規格 JESD79-3F
  • JESD79-3 補遺 No. 1 – 1.35 V DDR3L-800、DDR3L-1066、DDR3L-1333、DDR3L-1600、および DDR3L-1866 (JESD79-3-1A.01)
  • JESD79-3 補遺 No. 2 – 1.25 V DDR3U-800、DDR3U-1066、DDR3U-1333、および DDR3U-1600
  • JESD79-3 補遺 No. 3 – 3D スタック SDRAM
• SPD (Serial Presence Detect)、JEDEC 標準 No. 21-C (JESD21C: ソリッド ステート メモリの JEDEC 構成) より
  • SPD Annex K – DDR3 SDRAM モジュールのシリアル プレゼンス検出 (SPD) (SPD4_01_02_11)
• DDR、DDR2、DDR3 メモリ スロットのテスト
• DDR3 同期 DRAM メモリ