禅（第一世代）

Zen ベースのプロセッサは 14  nm FinFETシリコンを使用しています。^{[ 57 ]}これらのプロセッサはGlobalFoundriesで製造されていると報告されています。^{[ 58 ]} Zen 以前、AMD の最小プロセスサイズはSteamrollerおよびExcavatorマイクロアーキテクチャ で使用されていた 28 nmでした。 ^{[ 59 ] [ 60 ]}直接の競合相手である Intel のSkylakeおよびKaby Lakeマイクロアーキテクチャも 14 nm FinFETで製造されています。 ^{[ 61 ]}ただし、Intel は2017 年後半に10 nm部品のリリースを開始する予定でした。^{[ 62 ]} Intel はこの目標を達成できず、2021 年現在、10 nm プロセスで製造されているのはモバイル チップのみです。Intel の 14 nm FinFET と比較して、AMD は 2017 年 2 月に Zen コアが 10% 小さくなると主張しました。^{[ 63 ]}インテルはその後、2018年7月に、10nmのメインストリームプロセッサは2019年後半まで登場しないと発表しました。^{[ 64 ]}  

同一の設計の場合、これらのダイシュリンクによって、同じ周波数（または電圧）で消費電流（および電力）が削減されます。CPUは通常電力制限があるため（一般的に最大約125W  、 モバイルの場合は約45W）、トランジスタが小さくなることで、同じ周波数でより低い電力、または同じ電力でより高い周波数を実現できます。^{[ 65 ]}

2016年のZenの主要目標の1つはコアあたりのパフォーマンスに焦点を当てることであり、前世代と比較して1サイクルあたりの命令数（IPC）を40%向上させることを目標としていました。^{[ 66 ]}一方、 Excavatorは、以前のアーキテクチャと比較して4～15%の向上を実現しました。^{[ 67 ] [ 68 ]} AMDは、最終的なZenマイクロアーキテクチャがExcavatorと比較してIPCを52%向上させたと発表しました。^{[ 69 ]}また、SMTの導入により、各コアが最大2つのスレッドを処理できるようになり、利用可能なリソースをより有効活用することで処理スループットが向上します。

Zenプロセッサは、チップ全体にセンサーを配置して周波数と電圧を動的に調整します。^{[ 70 ]}これにより、利用可能な冷却に基づいてプロセッサ自体が最大周波数を動的かつ自動的に定義できます。

AMDは、8コア/16スレッドのZenプロセッサが、Blenderレンダリング^{[ 4 ] [ 10 ]}およびHandBrakeベンチマーク^{[ 70 ]}において、同じクロック周波数のIntel Broadwell-Eプロセッサを上回ることを実証した。

ZenはAVX2をサポートしていますが、Intelの1クロックサイクルに対し、各AVX2命令を完了するのに2クロックサイクル必要です。^{[ 71 ] [ 72 ]}この違いはZen 2で修正されました。

ZenはDDR4メモリ（最大8チャネル）^{[ 73 ]}とECC ^{[ 74 ]}をサポートしています。

発売前のレポートでは、Zenアーキテクチャを使用するAPUは高帯域幅メモリ（HBM）もサポートすると述べられていた。^{[ 75 ]}しかし、最初に実証されたAPUはHBMを使用しなかった。^{[ 76 ]} AMDの以前のAPUは、GPUとCPUの両方で共有メモリに依存していた。

FinFETシリコンを用いた14nmプロセスで製造されたプロセッサは、同等の設計であれば、28nmおよび32nmの非FinFETプロセスで製造された従来製品に比べて 消費電力と発熱量が低減されるか、あるいは同等の発熱量／消費電力でより高い演算能力を発揮するはずである。  

Zenはクロックゲーティングも使用しており^{[ 44 ]}、コアの利用率の低い部分の周波数を下げて電力を節約します。これは、チップ全体にセンサーを使用して周波数と電圧を動的にスケーリングするAMDのSenseMIテクノロジーによるものです^{[ 70 ]。}

Zen は、AMD の Secure Memory Encryption (SME) と AMD の Secure Encrypted Virtualization (SEV) のサポートを追加しました。Secure Memory Encryption は、ページ テーブル エントリごとに実行されるリアルタイムのメモリ暗号化です。暗号化と検証は、GCM ハードウェア エンジン (メモリ コントローラに統合) を備えた AES で行われ、キーは起動時にオンチップの「セキュリティ」プロセッサ( ARM Cortex-A5 ) によって管理され、各ページを暗号化します。これにより、不揮発性メモリを含むあらゆるメモリを暗号化できます。AMD SME は、メモリの内容がメモリ スヌーピングやコールド ブート攻撃に対してより耐性を持つようにします。^{[ 77 ] [ 78 ]}

SME を使用すると、ページ テーブルを介してメモリの個々のページを暗号化済みとしてマークできます。暗号化済みとしてマークされたメモリ ページは、DRAM から読み出されるときに自動的に復号化され、DRAM に書き込まれるときに自動的に暗号化されます。SME 機能は CPUID 関数によって識別され、SYSCFG MSR によって有効化されます。有効化されると、ページ テーブル エントリによってメモリへのアクセス方法が決定されます。ページ テーブル エントリにメモリ暗号化マスクが設定されている場合、そのメモリは暗号化されたメモリとしてアクセスされます。メモリ暗号化マスク (およびその他の関連情報) は、機能の存在を識別するのと同じ CPUID 関数によって返される設定から決定されます。^{[ 79 ]}

セキュア暗号化仮想化（SEV）機能により、仮想マシン（VM）のメモリ内容を、ゲストVM固有のキーで透過的に暗号化できます。メモリコントローラには高性能暗号化エンジンが搭載されており、システム内の異なるVMで使用するために複数のキーをプログラムできます。これらのキーのプログラミングと管理は、これらのタスク用のAPIを公開するAMDセキュアプロセッサフ​​ァームウェアによって処理されます。^{[ 80 ]}

クライアントプロセッサでは、SMEとSEVはAMDのRyzen Proシリーズで提供されています。

Zen CPUは、サウスブリッジの大部分をSoCに組み込んでおり、 SATA、USB、およびPCI Express NVMeリンクを備えています。^{[ 81 ] [ 82 ]}これは、追加のSATAおよびUSB接続、 AMDのCrossfireおよびNvidiaのSLIのサポートなどの接続オプションを追加するSocket AM4チップセットによって拡張できます。^{[ 83 ]}

AMDは、Radeon Instinctシリーズを発表する際に、今後登場するZenベースのNaplesサーバーCPUがディープラーニングシステムの構築に特に適していると主張した。^{[ 84 ] [ 85 ]} Naples CPUあたり128 ^{[ 86 ]}のPCIeレーンにより、8枚のInstinctカードを1つのCPUにPCIe x16で接続できる。これは、わずか40のPCIeレーンしかないIntel Xeonシリーズと比べて優れている。

Ryzen 1000デスクトップCPUの共通機能：

• ソケット：AM4。
• すべてのCPUは、デュアルチャネルモードでDDR4-2666をサポートしています。
• すべてのCPUは24レーンのPCIe 3.0をサポートしています。そのうち4レーンはチップセットへのリンクとして予約されています。
• 内蔵グラフィックスなし。
• L1キャッシュ：コアあたり96KB  （ データ32KB＋命令64KB）。 
• L2キャッシュ： コアあたり512KB。
• ノード/製造プロセス: GlobalFoundries 14 LP。

Ryzen 1000 HEDT CPUの共通機能：

• ソケット: TR4。
• すべてのCPUは、クアッドチャネルモードでDDR4-2666をサポートしています。
• すべてのCPUは64レーンのPCIe 3.0をサポートしています。そのうち4レーンはチップセットへのリンクとして予約されています。
• 内蔵グラフィックスなし。
• L1キャッシュ：コアあたり96KB  （ データ32KB＋命令64KB）。 
• L2キャッシュ： コアあたり512KB。
• ノード/製造プロセス: GlobalFoundries 14LP。

Ryzen APUは、名称にGまたはGEの接尾辞が付いていることで識別されます。

AMD announced in March 2017 that it would release a server platform based on Zen, codenamed Naples, in the second quarter of the year. The platform include 1- and 2-socket systems. The CPUs in multi-processor configurations communicate via AMD's Infinity Fabric.^[120] Each chip supports eight channels of memory and 128 PCIe 3.0 lanes, of which 64 lanes are used for CPU-to-CPU communication through Infinity Fabric when installed in a dual-processor configuration.^[121] AMD officially revealed Naples under the brand name Epyc in May 2017.^[122]

On June 20, 2017, AMD officially released the Epyc 7000 series CPUs at a launch event in Austin, Texas.^[123]

Common features:

• SP3 socket
• Zen microarchitecture
• GloFo14 nm process
• MCMは4つのシステムオンチップ（SOC）ダイと、SOCダイごとに2つのコア複合体（CCX）を備えています^{[ 124 ]。}
• 8チャンネルDDR4-2666（7251モデルはDDR4-2400に制限されています）
• ソケットあたり128レーンのPCIe 3.0を搭載し、そのうち64レーンは2PプラットフォームのInfinity Fabricプロセッサ間リンクに使用されます。
• 7xx1 Pシリーズモデルは、単一プロセッサ動作（1P、シングルソケット）に限定されます。

2018年2月、AMDは組み込みZen CPUのEPYC 3000シリーズも発表した。^{[ 134 ]} EPYC Embedded 3000シリーズCPUの共通機能：

• ソケット：SP4（31xxおよび32xxモデルはSP4r2パッケージを使用）。
• すべてのCPUはデュアルチャネルモードでECC DDR4-2666をサポートしています（3201はDDR4-2133のみをサポート）。一方、33xxおよび34xxモデルはクアッドチャネルモードをサポートしています。
• L1キャッシュ：コアあたり96KB  （ データ32KB＋命令64KB）。 
• L2キャッシュ： コアあたり512KB。
• すべてのCPUは、CCDあたり32レーンのPCIe 3.0（最大64レーン）をサポートしています。
• 製造プロセス：GlobalFoundries 14 nm。