設計の終了

設計クロージャは、デジタル電子設計自動化ワークフローの一部であり、これにより、集積回路( VLSI ) 設計は、増加する設計制約と目標のリストを満たすために、初期の記述から変更されます。

IC 設計の各ステップ (静的タイミング解析、配置、配線など) はすでに複雑で、多くの場合、独自の研究分野を形成しています。ただし、この記事では、チップを初期設計状態からすべての設計制約が満たされた最終形態にまで進める全体的な設計完了プロセスについて説明します。

すべてのチップは、誰かの良いアイデアから始まります。「X の機能を実行する部品を作れば、みんなお金持ちになれる!」 コンセプトが確立されると、マーケティング担当者は「このチップを利益を出して製造するには、コストが C ドルで、周波数 F で動作する必要があります」と言います。製造担当者は「このチップの目標を達成するには、歩留まりが Y% である必要があります」と言います。パッケージ担当者は「P パッケージに収まり、消費電力が W ワット以下である必要があります」と言います。最終的に、チームは利益を出して販売できる製品を製造するために満たさなければならないすべての制約と目標の広範なリストを作成します。次に、経営陣はチップ アーキテクト、ロジック デザイナー、機能検証エンジニア、物理デザイナー、タイミング エンジニアで構成される設計チームを編成し、仕様に合わせてチップを作成するよう割り当てます。

制約と目的の区別は簡単です。制約とは、設計を成功させるために満たさなければならない設計目標です。^[1]たとえば、チップは、システム内の他のコンポーネントとインターフェイスできるように、特定の周波数で動作することが求められる場合があります。対照的に、目的は、より多い（またはより少ない）ほど良い設計目標です。たとえば、歩留まりは一般的に目標であり、製造コストを下げるために最大化されます。設計の完結のためには、制約と目的の区別は重要ではありません。この記事では、これらの単語を同じ意味で使用します。

チップの設計は、かつてははるかに簡単な作業でした。VLSI の初期の頃、チップは、数 MHz の速度で単純な機能を実行する数千の論理回路で構成されていました。設計の完了は簡単でした。必要な回路と配線がすべて「適合」すれば、チップは必要な機能を実行します。

現代の設計クロージャは桁違いに複雑になっています。現代のロジック チップには、数 GHz の速度で切り替わる数千万から数億のロジック要素があります。この改善はムーアの技術のスケーリングの法則によって推進され、多くの新しい設計上の考慮事項が導入されました。その結果、現代の VLSI 設計者は、パフォーマンス、電力、信号の完全性、信頼性、歩留まりなど、数十の設計上の制約と目標のリストに対してチップのパフォーマンスを考慮する必要があります。この制約のリストの増加に応じて、設計クロージャ フローは、単純な線形タスク リストから、次の簡略化された ASIC 設計フローのような非常に複雑で反復性の高いフローに進化しました。

• コンセプトフェーズ: チップの機能目標とアーキテクチャが開発されます。
• ロジック設計: アーキテクチャはレジスタ転送レベル (RTL) 言語で実装され、シミュレーションによって目的の機能を実行するかどうかが検証されます。これには機能検証が含まれます。
• フロアプランニング: チップの RTL がチップの全体領域に割り当てられ、入力/出力 (I/O) ピンが割り当てられ、大きなオブジェクト (配列、コアなど) が配置されます。
• ロジック合成: RTL は、チップのターゲット テクノロジのゲート レベルのネットリストにマッピングされます。
• テスト容易性設計: スキャン チェーンなどのテスト構造が挿入されます。
• 配置: ネットリスト内のゲートは、チップ上の重複しない場所に割り当てられます。
• ロジック/配置の改良: パフォーマンスと電力の制約を満たすために、論理と配置の変換を繰り返します。
• クロック挿入: バランスのとれたバッファ付きクロック ツリーが設計に導入されます。
• 配線: ネットリスト内のゲートを接続するワイヤが追加されます。
• 配線後の最適化: 残りのパフォーマンス、ノイズ、および歩留まり違反が除去されます。
• 製造性を考慮した設計: 可能な限り製造が容易になるように、設計が修正されます。
• サインオフ チェック: エラーはコストがかかり、時間がかかり、発見が難しいため、徹底的なエラー チェックを行い、ロジックへのマッピングが正しく行われたことを確認し、製造ルールが忠実に守られていることを確認することが原則です。
• テープアウトとマスク生成:マスクデータ準備で設計データがフォトマスクに変換されます。

フローの目的は、設計をコンセプト段階から実用的なチップにすることです。フローの複雑さは、設計終了制約のリストの追加と進化の直接的な結果です。この進化を理解するには、設計制約のライフ サイクルを理解することが重要です。一般に、設計制約は、次の 5 段階の進化を通じて設計フローに影響を与えます。

• 早期警告: チップの問題が発生し始める前に、学者や業界の先見の明のある人たちは、新しいテクノロジーの影響が将来に及ぼす影響について悲惨な予測を立てます。
• ハードウェアの問題: 新しい影響により、現場で散発的にハードウェア障害が発生し始めます。チップを機能させるには、製造後の再設計とハードウェアの再スピンが必要です。
• 試行錯誤: 効果に対する制約が定式化され、設計後のチェックに使用されます。制約違反は手動で修正されます。
• 検出と修復: 制約違反が多数ある場合は、自動設計後分析および修復フローが作成されます。
• 予測と防止: 制約チェックは、効果の予測推定を使用してフローの早い段階で行われます。これにより、制約違反を防ぐための最適化が促進されます。

この進化の好例は、シグナル インテグリティ制約に見ることができます。1990 年代半ば (180 nm ノード) には、チップが故障するずっと前から、業界の先見者たちはカップリング ノイズの差し迫った危険性について説明していました。1990 年代半ばから後半にかけて、高度なマイクロプロセッサ設計でノイズ問題が急増しました。2000 年までに、自動ノイズ解析ツールが利用可能になり、手動修正のガイドとして使用されました。フローによって解析ツールによって特定されたノイズ問題の総数は、すぐに手動で修正するには多すぎました。これに対応して、CAD 企業は、現在業界で使用されているノイズ回避フローを開発しました。

設計フローの制約は、どの時点でも、ライフサイクルのさまざまな段階にあります。たとえば、この記事の執筆時点では、パフォーマンスの最適化が最も成熟しており、タイミング主導の設計フローが広く使用されているため、第 5 段階に入っています。電力と欠陥を重視した歩留まりの最適化は、第 4 段階に入っています。ノイズ制約の一種である電源の整合性は、第 3 段階にあります。回路制限による歩留まりの最適化は、第 2 段階にあります。第 1 段階の差し迫った制約危機のリストは、国際半導体技術ロードマップ(ITRS) の 15 年展望技術ロードマップに常に記載されています。

制約は設計フローで成熟するにつれて、フローの最後から最初へと進む傾向があります。その過程で、複雑さが増し、他の制約と競合する度合いも増す傾向があります。制約は、設計の基本的なパラドックスの 1 つである精度と影響度により、フローの上位に移動する傾向があります。具体的には、制約が設計フローの早い段階で対処されるほど、制約に対処する柔軟性が高まります。皮肉なことに、制約が設計フローの早い段階で対処されるほど、コンプライアンスを予測することが難しくなります。たとえば、ロジック機能をパイプライン化するアーキテクチャ上の決定は、配線後の修正の量よりもはるかに大きな影響をチップ全体のパフォーマンスに及ぼす可能性があります。同時に、チップ ロジックが合成される前、ましてや配置配線される前に、このような変更によるパフォーマンスへの影響を正確に予測することは非常に困難です。このパラドックスは、設計クロージャ フローの進化をいくつかの方法で形作ってきました。まず、設計フローがもはや個別のステップの線形セットで構成されていないことが必要です。 VLSI の初期段階では、設計を個別の段階に分割すれば十分でした。つまり、最初にロジック合成を行い、次に配置を行い、最後に配線を行うのです。しかし、設計クロージャ制約の数と複雑さが増すにつれ、線形設計フローは崩れてしまいました。これまでは、配線後にタイミング制約違反が多すぎる場合は、ループバックしてツール設定を少し変更し、前の配置ステップを再実行する必要がありました。それでも制約が満たされない場合は、フローをさらに遡ってチップ ロジックを変更し、合成と配置のステップを繰り返す必要がありました。このタイプのループは時間がかかり、収束を保証することもできません。つまり、フロー内でループバックして 1 つの制約違反を修正しても、その修正によって別の無関係な違反が発生していることが判明する可能性があります。

• タイミングクローズ
• 電子設計自動化
• 設計フロー（EDA）
• 集積回路設計

• 『Electronic Design Automation For Integrated Circuits Handbook』、Lavagno、Martin、Scheffer 著、ISBN  0-8493-3096-3電子設計自動化分野の調査。特に、この記事は John Cohn 著の第 2 巻第 10 章「Design Closure」の序文から (許可を得て) 抜粋したものです。