Loading article…
配置配線（PnRまたはP&Rとも呼ばれる）は、プリント基板、集積回路、およびフィールドプログラマブルゲートアレイの設計段階の一つです。その名の通り、配置と配線の2つのステップから構成されます。最初のステップである配置では、限られたスペース内にすべての電子部品、回路、および論理素子をどこに配置するかを決定します。次に配線が行われ、配置された部品を接続するために必要なすべての配線の正確な設計を決定します。このステップでは、製造プロセスの規則と制約に従いながら、必要なすべての接続を実現する必要があります。
場所と経路は、いくつかの文脈で使用されます。
これらのプロセスは大まかには似ていますが、実際の詳細は大きく異なります。現代の設計は規模が大きいため、この作業は通常、電子設計自動化（EDA）ツールによって実行されます。
これらのすべての状況において、配置と配線が完了したときの最終結果は「レイアウト」であり、これは各部品の位置と回転、およびそれらを接続する各ワイヤの正確な経路を幾何学的に記述したものです。
時折、配置と経路を決定するプロセス全体を「レイアウト」と呼ぶ人もいる。
プリント基板の設計は、回路図の作成とネットリストの生成の後に行われます。生成されたネットリストはレイアウトツールに読み込まれ、ライブラリからデバイスのフットプリントと関連付けられます。これでデバイスの配置と配線を開始できます。[ 1 ]
配置と配線は一般的に 2 つのステップで行われます。 まずコンポーネントを配置し、次にコンポーネント間の接続を配線します。配線段階ではコンポーネントの配置は絶対的なものではなく、特に FPGA やマイクロプロセッサなどのより複雑なコンポーネントを使用する設計では、移動や回転によって変更される可能性があります。これらのコンポーネントは信号数が多く、信号完全性に関する要件があるため、配置の最適化が必要になる場合があります。[ 2 ]
結果として得られた設計は、RS-274Xガーバー形式で出力され、製造業者のコンピュータ支援製造 (CAM)システムに読み込まれます。完成したレイアウト全体が 1 つのグラフィック ファイルに保存される IC レイアウトとは対照的に、PCB 製造には異なるファイルと形式が必要です。製造データは、ガーバー ファイルのセット、ドリル ファイル、および組み立て工程でのデバイスの自動配置のために生成されたデバイスの位置とアライメントを含むピック アンド プレース ファイルで構成されます。[ 1 ]
FPGAの配置配線プロセスは、一般的に人間が行うのではなく、FPGAベンダーまたは他のソフトウェアメーカーが提供するツールを使用します。ソフトウェアツールが必要な理由は、FPGA内部の回路の複雑さと、設計者が実行したい機能にあります。FPGA設計は、VHDLやVerilogなどのデジタルロジックとハードウェア記述言語を含むロジック図を使用して記述されます。これらは、自動配置配線手順を経てピン配置が生成され、FPGA外部の部品とのインターフェースに使用されます。[ 2 ]
ICの配置配線段階は通常、1つ以上の回路図、HDLファイル、または配線済みのIPコア、あるいはこれら3つの組み合わせから始まります。これにより、標準のGDS IIまたはOASIS形式のマスクワークに自動的に変換されるICレイアウトが生成されます。[ 3 ]
初期のICやPCBの最終レイアウトは、透明フィルムにルビリステープアウトとして記録され、保存されていた。
電子設計自動化は徐々に、配置配線作業の大部分を自動化していった。当初は、テープを剥がして貼り付けるという作業に多くの時間を費やすことなく、細かな修正を迅速に行えるようにするだけのものだった。その後、設計ルールチェックによって、最も一般的なエラーの種類をチェックするプロセスが高速化された。さらに後に登場する自動配線装置は、配線プロセスを高速化している。
自動配置装置や自動配線装置のさらなる改良によって、最終的には人間の手作業を一切必要とせずに優れたレイアウトが生成されることを期待する人もいる。さらなる自動化は、シリコンコンパイラという概念につながる。