計算RAM

計算 RAM ( C-RAM )は、処理要素が同じチップに統合されたランダム アクセス メモリです。これにより、C-RAM をSIMDコンピュータとして使用できます。また、メモリ チップ内のメモリ帯域幅をより効率的に使用するためにも使用できます。メモリ内で計算を行う一般的な手法は、Processing-In-Memory (PIM) と呼ばれます。

計算RAMの最も影響力のある実装は、バークレーIRAMプロジェクトから生まれました。ベクターIRAM（V-IRAM）は、DRAMとベクタープロセッサを同じチップに統合したものです。^[1]

再構成可能アーキテクチャDRAM（RADram）は、再構成可能なコンピューティングFPGAロジック要素が同じチップに統合されたDRAMです。 ^[2] SimpleScalarシミュレーションでは、RADram（従来のプロセッサを搭載したシステム）は、従来のDRAM（同じプロセッサを搭載したシステム）よりもいくつかの問題で桁違いに優れたパフォーマンスを発揮できることが示されています。

並列計算の問題の中には、CPU と DRAM の間のフォン・ノイマン・ボトルネックによってすでに制限されているものもあります。一部の研究者は、同じ総コストで、計算 RAM で構築されたマシンは、この種の問題に対して従来の汎用コンピュータよりも桁違いに高速に動作すると予想しています。^[3]

2011 年現在、「DRAM プロセス」(層数が少なく、高容量向けに最適化) と「CPU プロセス」(高周波向けに最適化、通常 DRAM の 2 倍のBEOL層、層が増えるごとに歩留まりが低下して製造コストが増加するため、このようなチップは DRAM に比べて平方ミリメートルあたりのコストが比較的高い) は明確に区別されており、計算 RAM には次の 3 つのアプローチがあります。

• CPU に最適化されたプロセスと、組み込み SRAM を多く使用するデバイスから始めて、組み込み SRAM を組み込み DRAM ( eDRAM ) に置き換えるための追加のプロセス ステップ (平方ミリメートルあたりのコストがさらに高くなります) を追加することで、SRAM 領域の面積を約 3 倍節約できます (したがって、チップあたりの純コストが下がります)。
• 独立した CPU チップと DRAM チップを備えたシステムから始めて、DRAM プロセスの制限内で動作し、DRAM にわずかな「コプロセッサ」計算能力を追加することで、CPU と DRAM の間の狭いボトルネックによって遅くなる処理を実行します。たとえば、メモリの選択された領域をゼロで埋める、大きなデータ ブロックをある場所から別の場所にコピーする、特定のバイトがデータ ブロックのどこに発生するか (存在する場合) を検索するなどです。結果として得られるシステム (変更されていない CPU チップと「スマート DRAM」チップ) は、元のシステムと少なくとも同じ速度で、コストもわずかに低くなる可能性があります。わずかな追加領域のコストは、高価なテスト時間の節約で十分に回収されると予想されます。これは、DRAM でいっぱいのウェハーの「スマート DRAM」に十分な計算能力があるため、従来の方法 (高価な外部自動テスト装置を使用して一度に 1 つの DRAM チップを完全にテストする) ではなく、ほとんどのテストを内部で並行して実行できるためです。 [ ^1]
• DRAM に最適化されたプロセスから始めて、そのプロセスを微調整して「CPU プロセス」に少し近づけ、そのプロセスの制限内で (比較的低周波数ですが、低電力で非常に高い帯域幅の) 汎用 CPU を構築します。

DRAMプロセス技術（CPU専用に最適化された「CPU」または「ロジック」プロセス技術ではなく）に基づいて構築されるように設計されたCPUには、 バークレーIRAMプロジェクト、TOMIテクノロジー^{[4] [5]} 、AT&T DSP1などがあります。

オフチップメモリ​​へのメモリバスはオンチップメモリ​​バスの何倍もの容量を持つため、DRAMとCPUチップが別々になっているシステムでは、同じコンピュータ性能を持つIRAMシステムの何倍ものエネルギー消費量になる可能性があります。 ^[1]

計算用DRAMは従来のDRAMよりも高温で動作することが予想され、チップ温度の上昇によりDRAMストレージセルからの電荷の漏れが速くなるため、計算用DRAMではより頻繁なDRAMリフレッシュが必要になると予想されます。 ^[2]

プロセッサインメモリ/ニアメモリ (PINM) とは、通常は同じシリコン チップ上でメモリに密結合されたコンピュータ プロセッサ(CPU)を指します。

このように処理コンポーネントとメモリコンポーネントを統合する主な目的は、メモリのレイテンシを減らし、帯域幅を増やすことです。また、データを移動させる距離を短くすることで、システムの電力要件も減ります。^[6]現在のプロセッサの複雑さ（つまり消費電力）の多くは、メモリストールを回避するための戦略に起因しています。

1980 年代には、 PUSH と POP を改善するために、 FORTHを実行する小さな CPU がDRAMチップに組み込まれました。FORTHはスタック指向のプログラミング言語であり、これにより効率が向上しました。

トランスピュータは1980 年代初頭に作られたため、オンチップ メモリも大きく、基本的にはプロセッサ イン メモリとなっています。

注目すべきPIMプロジェクトとしては、カリフォルニア大学バークレー校のバークレーIRAMプロジェクト（IRAM）^[7]やノートルダム大学のPIM ^[8]の取り組みなどがあげられる。

DRAM ベースのニアメモリおよびインメモリ設計は、次の 4 つのグループに分類できます。

• DIMMレベルのアプローチでは、処理ユニットをメモリチップの近くに配置します。これらのアプローチでは、データレイアウトの変更は最小限で済みます（例：Chameleon、^[9]およびRecNMP ^[10]）。
• ロジック層レベルのアプローチは、3Dスタックメモリのロジック層に処理ユニットを組み込み、3Dスタックメモリの高帯域幅の恩恵を受けることができる（例：TOP_PIM ^[11]）
• バンクレベルのアプローチでは、各バンクの近くのメモリ層内に処理ユニットを配置します。UPMEMとSamsungのPIM ^[12]は、これらのアプローチの例です。
• サブアレイレベルのアプローチは、各サブアレイ内のデータを処理します。サブアレイレベルのアプローチは、最高のアクセス並列性を提供しますが、多くの場合、メモリ行全体に対するビット単位の操作（例：DRISA ^[13]）や、シングルワールドALUを使用したメモリ行のシーケンシャル処理（例：Fulcrum ^[14]）などの単純な操作のみを実行します。

• メモリを使ったコンピューティング
• SyNAPSE は、処理とメモリを 1 つのチップに統合します。
• インメモリ処理

• Duncan Elliott、Michael Stumm、W. Martin Snelgrove、Christian Cojocaru、Robert McKenzie、「Computational RAM: メモリ内プロセッサの実装」、IEEE Design and Test of Computers、vol. 16、no. 1、pp. 32–41、1999 年 1 月～3 月。doi : 10.1109/54.748803。