銅配線

集積回路では、伝搬遅延と消費電力を低減するために銅配線が使用されています。銅はアルミニウムよりも導体として優れているため、銅配線を使用するICは、配線幅を狭くすることができ、電流を流すのに必要なエネルギーも少なくて済みます。これらの効果が相まって、ICの性能が向上します。銅配線は、1997年にIBMがMotorolaの協力を得て初めて導入しました。 ^{[ 1 ]}

アルミニウムから銅への移行には、金属のパターン形成方法の根本的な変更や、シリコンを潜在的に損傷を与える可能性のある銅原子から隔離するためのバリア金属層の導入など、製造技術の大幅な発展が必要だった。

超コンフォーマル銅電着法は1960年代後半から知られていたものの、マイクロチップなどのサブミクロンビアスケールでの応用が始まったのは1988年から1995年にかけてのことであった（図参照）。2002年までには成熟した技術となり、この分野の研究開発は衰退し始めた。

1947年以来、何らかの揮発性銅化合物が存在することは知られており、^{[ 2 ]}世紀が進むにつれてさらに多くの化合物が発見されたが、^{[ 3 ]}いずれも工業的に使用されていなかったため、銅はアルミニウムで大きな成功を収めていたフォトレジストマスキングとプラズマエッチングの従来の手法ではパターン化できなかった。銅をプラズマエッチングできないことから、金属パターン化プロセスの大幅な見直しが必要となり、この見直しの結果、付加パターン化と呼ばれるプロセスが生まれた。これは、伝統的な金属象嵌の手法になぞらえて、 「ダマシン」または「デュアルダマシン」プロセスとも呼ばれる。

このプロセスでは、下地の酸化シリコン絶縁層に、導体を配置するべき場所に開口部のある溝がパターン形成されます。溝を大幅にオーバーフィルする厚い銅のコーティングが絶縁体上に堆積され、化学機械研磨（CMP）を使用して、絶縁層の上部より上に伸びた銅（オーバーバーデンと呼ばれる）が除去されます。絶縁層の溝内に沈んだ銅は除去されず、パターン化された導体となります。ダマシンプロセスでは、通常、ダマシンステージごとに1つの特徴を銅で形成および充填します。デュアルダマシンプロセスでは、通常、2つの特徴を一度に銅で形成および充填します。たとえば、デュアルダマシンを使用すると、ビアの上に重なる溝の両方を1回の銅堆積で充填できます。

絶縁層と銅層を連続的に積層することで、多層相互接続構造が形成される。層数はICの機能によって異なり、10層以上の金属層も可能である。CMPが銅めっきを平面かつ均一に除去する能力、そしてCMPプロセスが銅と絶縁層の界面で繰り返し停止する能力がなければ、この技術は実現不可能である。

銅配線は、周囲の材料への銅の拡散によって特性が劣化するため、バリア金属層で完全に囲む必要があります。例えば、シリコンに銅をドープすると、深い準位のトラップが形成されます。バリア金属は、その名の通り、銅の拡散を十分に抑制して銅導体を下層のシリコンから化学的に分離しつつ、良好な電子接触を維持するために高い電気伝導性を備えている必要があります。

バリア膜の厚さも非常に重要です。層が薄すぎると、銅接点が接続先のデバイス自体を劣化させてしまいます。逆に層が厚すぎると、2枚のバリア金属膜と銅導体の積層体の総抵抗がアルミニウム配線よりも大きくなり、利点が失われてしまいます。

従来のアルミニウム導体から銅ベースの導体に移行しても導電率の向上はわずかで、アルミニウムと銅のバルク導電率を単純に比較しただけでは期待できないほどでした。銅導体の四方すべてにバリア金属を追加すると、純粋で低抵抗の銅で構成される導体の断面積が大幅に減少します。アルミニウムは、シリコン層やアルミニウム層に直接接触する際に低オーム抵抗を促進するために薄いバリア金属を必要としますが、周囲の酸化シリコン絶縁体からアルミニウムを分離するために金属配線の側面にバリア金属は必要ありません。そのため、科学者たちはバッファ層を使用せずに銅のシリコン基板への拡散を減らす新しい方法を探しています。その方法の1つは、相互接続材料として銅ゲルマニウム合金を使用することで、バッファ層（例えば窒化チタン）が不要になることです。エピタキシャルCu3Ge_層は、平均抵抗率6±1μΩcm、仕事関数約4.47±0.02eVで製造されており^{[ 4 ]} 、銅の良い代替品として適格である。

電気泳動（金属導体が電流の影響で形状変化を起こし、最終的に導体の破壊に至る現象）に対する耐性は、銅の方がアルミニウムよりも著しく優れています。この電気泳動耐性の向上により、同じサイズの銅導体にはアルミニウムよりも大きな電流を流すことができます。導電率のわずかな向上と電気泳動耐性の向上が相まって、非常に魅力的な特性となりました。これらの性能向上から得られる総合的なメリットは、最終的に高性能半導体デバイス向けの銅ベースの技術と製造方法への本格的な投資を促進するのに十分であり、銅ベースのプロセスは今日でも半導体業界の最先端技術であり続けています。

2005年頃、チップ上のトランジスタサイズの継続的な縮小により、プロセッサの周波数は3GHzに達した。この時点で、相互接続の容量性RC結合が速度（周波数）制限要因となった。^{[ 5 ]}

RとCの両方を低減するプロセスは1990年代後半に始まり、R（抵抗）を低減するためにAl（アルミニウム）がCu（銅）に置き換えられ、C（容量）を低減するために_SiO2が低κ誘電体に置き換えられました。CuがAlの代替として選ばれたのは、室温で低コスト材料の中で最も低い電子抵抗を持ち、CuはAlよりもエレクトロマイグレーションが遅いためです。注目すべきは、Alインターコネクトの場合、パターニングプロセスは、コーティングされていない領域で選択的にAlエッチング（つまり、除去製造プロセス）を行い、その後誘電体を堆積させるというものでした。銅の空間選択的エッチングの方法は知られていなかったため、代わりに誘電体のエッチング（パターニング）が実施されました。Cuの堆積（つまり、積層造形プロセス）については、1990年代後半にIBMチームが電気めっきを選択しました。これが半導体/マイクロチップ業界における「銅革命」の始まりでした。

銅めっきは、ビアの壁を保護層（Ta、TaN、SiN、またはSiC）でコーティングすることから始まります。この保護層は、Cuがシリコンに拡散するのを防ぎます。次に、ビアの壁に薄いシードCu層を物理的に蒸着します。 ^{[ 6 ]この「シード層」は、次の電気めっきのステップの促進剤として機能します。通常、Cu 2+}イオンの物質輸送が遅いため、ビアの奥深くでは電気めっきが遅くなります。このような条件下では、ビアの充填によって内部に空隙が形成されます。このような欠陥を回避するために、図Aに示すように、ボトムアップ充填（またはスーパーコンフォーマル）充填が必要です。

超均一銅めっき用の液体溶液は、通常、塩化物イオン、抑制剤（ポリエチレングリコールなど）、促進剤（ビス（3-スルホプロピル）ジスルフィドなど）、およびレベリング剤（ヤヌスグリーンBなど）といった、ミリモル濃度の複数の添加剤から構成されます。^{[ 7 ]}超均一金属めっきには、主に2つのモデルが提案されています。

1) 曲率増強吸着物濃度（CEAC）モデルは、ビア底部の銅層の曲率が増加するにつれて、吸着した促進剤の表面被覆率も増加し、これらの領域での速度論的に制限されたCu堆積を促進することを示唆しています。このモデルは、促進剤の役割を強調しています。

2) S字型負性微分抵抗（S-NDR）モデルでは、主な効果はサプレッサーによるものであり、サプレッサーは分子量が大きく拡散速度が遅いためビアの底まで到達せず、ビアの上部に優先的に吸着し、そこで銅めっきを阻害すると主張している。

どちらのモデルにも、それを裏付ける実験的証拠が存在する。両者を調和させる見解としては、ボトムアップビア充填の初期段階では、底部での銅めっき速度が速いのは、そこにPEG抑制分子が存在しないためである（拡散係数が低すぎて、十分な物質輸送速度が得られない）。より小さく拡散速度の速い促進分子はビアの底部に到達し、そこで抑制分子なしで銅めっき速度を加速させる。めっきの終盤では、促進分子はめっきされた銅の表面に高濃度で残存し、最終的な隆起部の形成を引き起こす。

• 相互接続部におけるカーボンナノチューブ