ダイシュリンク

ダイ シュリンク(光学シュリンクまたはプロセス シュリンクと呼ばれることもある)という用語は、金属酸化物半導体(MOS) デバイスのスケーリングを指します。ダイを縮小する行為は、より高度な製造プロセス(通常はリソグラフィノードの進歩を伴う)を使用して、ある程度同一の回路を作成します。これにより、プロセッサに大きなアーキテクチャ変更がないため研究開発コストが削減され、同時に同じシリコン ウェーハでより多くのプロセッサ ダイを製造できるため、販売される製品あたりのコストが削減されるため、チップ会社の全体的なコストが削減されます。

ダイシュリンクは、サムスン、インテル、TSMC、SK Hynixなどの半導体企業や、AMD（旧ATIを含む）、NVIDIA、MediaTekなどのファブレスメーカーにとって、価格の引き下げと性能向上の鍵となっている。

2000年代の例としては、ソニーと東芝によるプレイステーション2のEmotion Engineプロセッサのダウンスケーリング（2000年の180 nm CMOSから2003年の90 nm CMOSへ）、^[1]コードネームCedar Mill Pentium 4プロセッサ（90 nm CMOSから65 nm CMOSへ）とPenryn Core 2プロセッサ（65 nm CMOSから45 nm CMOSへ）、コードネームBrisbane Athlon 64 X2プロセッサ（90 nm SOIから65 nm SOIへ）、ATIとNVIDIAのさまざまな世代のGPU 、サムスン、東芝、SK Hynixのさまざまな世代のRAMとフラッシュメモリチップが挙げられます。 2010 年 1 月、Intel は、 Nehalemプロセッサマイクロアーキテクチャの以前の反復で使用されていた45 nmプロセスから32 nmプロセスにダウンサイジングされたClarkdale Core i5およびCore i7プロセッサをリリースしました。特に Intel は、以前はTick-Tock モデルを通じて、ダイ シュリンクを活用して製品のパフォーマンスを定期的に向上させることに重点を置いていました。このビジネス モデルでは、新しいマイクロアーキテクチャ(トック) ごとにダイ シュリンク (ティック) が行われ、同じマイクロアーキテクチャでパフォーマンスが向上します。^[2]

ダイシュリンクはエンドユーザーにとって有益です。ダイをシュリンクすると、チップのクロック周波数はそのままで、半導体デバイス内の各トランジスタのオン/オフの切り替えに使用される電流が削減されるため、製品の消費電力（したがって発熱量）が減り、クロックレートの余裕が増し、価格が下がります。^[2] 200 mm または 300 mm のシリコン ウェーハを製造するコストは、ウェーハ上のチップ数ではなく製造工程数に比例するため、ダイシュリンクにより各ウェーハに詰め込まれるチップ数が増え、チップあたりの製造コストが下がります。

CPU 製造では、ダイ シュリンクは常にITRSで定義されたリソグラフィノードへの前進を伴います(リストを参照)。GPU およびSoC製造の場合、ダイ シュリンクは、ITRS で定義されていないノード (たとえば、150 nm、110 nm、80 nm、55 nm、40 nm、および最近では「ハーフ ノード」と呼ばれることもある 8 nm ノード) でのダイのシュリンクを伴うことがよくあります。これは、ITRS で定義された 2 つのリソグラフィノード (したがって「ハーフ ノード シュリンク」と呼ばれます) 間の一時的なもので、その後、ITRS で定義されたより低いノードへのさらなるシュリンクが行われ、追加の研究開発コストを節約するのに役立ちます。フル ノードまたはハーフ ノードへのダイ シュリンクを実行するかどうかの選択は、集積回路設計者ではなくファウンドリが行います。

• 集積回路
• 半導体デバイス製造
• フォトリソグラフィー
• ムーアの法則
• トランジスタ数

• 0.11 μm 標準セル ASIC
• EETimes: ON Semi、110nm ASIC プラットフォームを提供
• ルネサス55nmプロセスの特徴
• RDA、SMICが55nmミックスドシグナルICを製造
• グローバルファウンドリーズ 40nm
• UMC45/40nm
• SiliconBlue、FPGAが40nmへ移行すると発表
• Globalfoundries 28nm、最先端技術
• TSMC、2011年第4四半期までに28nmの準備完了を改めて表明
• TSMC、28nmで設計開始が3倍に