UNIVAC 1100/2200シリーズ

• 固定小数点、整数または分数
  • ワード全体 – 36ビット（1の補数表現）
  • ハーフワード – 1ワードあたり2つの18ビットフィールド（符号なしまたは1の補数表現）
  • 3番目のワード – 1ワードあたり3つの12ビットフィールド（1の補数表現）
  • クォーターワード – 1ワードあたり4つの9ビットフィールド（符号なし）
  • 6番目のワード – 1ワードあたり6つの6ビットフィールド（符号なし）
• 浮動小数点数
  • 単精度– 36ビット：符号ビット、8ビット特性、27ビット仮数
  • 倍精度- 72ビット：符号ビット、11ビット特性、60ビット仮数
• 英数字
  • FIELDATA – UNIVAC 6ビットコードバリアント^{[ 2 ]}（小文字なし）各36ビットワードに6文字。^{[ 3 ]}（FIELDATAは元々7ビットコードであり、正式に定義されたのは64コード位置（6ビットを占める）のみであった。^{[ 4 ]}）
  • ASCII – 1文字あたり9ビット（右端の8ビットはASCII文字に使用）、36ビットワードごとに4文字

命令は 36 ビット長で、次のフィールドがあります: ^{[ 5 ] [ 6 ]}

f (6ビット) - 機能指定子 (オペコード)

j (4ビット) - 部分ワード指定子、Jレジスタ指定子、またはマイナー機能指定子、

a (4ビット) - レジスタ (A、X、または R) 指定子または I/O 指定子、

x (4ビット) - インデックスレジスタ (X) 指定子、

h (1ビット) - インデックスレジスタインクリメント指定子、

i (1ビット) - 間接アドレス指定子、

u (16ビット) - アドレスまたはオペランド指定子。

高速な「汎用レジスタスタック」（UNIVAC 1108およびUNIVAC 1106モデルでは「集積回路レジスタ」）を構成する128個のレジスタは、メモリアドレス0から始まる主記憶装置内の現在のデータ空間にマッピングされます。これらのレジスタには、A、X、R、Jレジスタのユーザ用コピーと実行用コピー、および多くの特殊機能実行用レジスタが含まれます。

右側の表は、ユーザーレジスタのアドレス（ 8進数）を示しています。

インデックスレジスタ（X1～X15）が15個、アキュムレータ（A0～A15）が16個、特殊機能ユーザレジスタ（R1～R15）が15個あります。4つのJレジスタと3つの「ステージングレジスタ」は、特殊機能Rレジスタの一部を使用しています。

興味深い特徴の一つは、最後の4つのインデックスレジスタ（X12～X15）と最初の4つのアキュムレータ（A0～A3）が重複しているため、これらのレジスタ内のデータをどちらの方向にも解釈できる点です。また、これにより、メモリアドレスによってのみアクセスできる4つの未割り当てアキュムレータ（A15+1～A15+4）が生じます（A15に対するダブルワード命令はA15+1に対しても動作します）。

UNIVAC 1107は、1962年10月に発表されたスペリー・ユニバック社のUNIVAC 1100シリーズ・コンピュータの最初のソリッドステート・モデルでした。レジスタ格納に薄膜メモリを使用していたことから、薄膜コンピュータとも呼ばれていました。このコンピュータはアーキテクチャの大きな転換点となりました。以前のモデルとは異なり、厳密な2アドレス方式ではなく、最大65,536ワードの36ビット・コアメモリを搭載したシングルアドレス方式でした。レジスタは、より高速な磁気記憶装置である128ワードの薄膜メモリに格納されていました。4マイクロ秒のメインメモリ・サイクルあたり6サイクルの薄膜メモリを使用することで、アドレス・インデックス付けはサイクル・タイムのペナルティなしで実行されました。販売台数はわずか36台でした。

コアメモリは、1バンクあたり16,384ワード（36ビット）で利用可能であり、または2つのバンクに16,384ワードずつ増分して最大65,536ワードまで拡張可能であった。サイクルタイムは4マイクロ秒であり、2つのバンクで命令アクセスとデータアクセスが重複する場合、実効サイクルタイムは2マイクロ秒であった。

128ワードの薄膜メモリ汎用レジスタスタック（算術、インデックス、繰り返しレジスタがそれぞれ16個ずつ、一部共通）は、アクセス時間が300ナノ秒、サイクル時間が600ナノ秒でした。コアメモリサイクルごとに6サイクルの薄膜メモリと高速加算器回路により、現在の命令コアメモリサイクル内でメモリアドレスのインデックス付けが可能になり、指定されたインデックスレジスタ（16個使用可能）のインデックス値の変更（符号付き上位18ビットが下位18ビットに加算）も可能でした。16個の入出力（I/O）チャネルも、メモリへの直接入出力メモリ位置レジスタに薄膜メモリ位置を使用していました。未使用の薄膜メモリ位置からプログラムを実行することはできませんでした。

UNISERVO IIAとUNISERVO IIIの両方のテープドライブがサポートされており、どちらも金属テープ（UNIVAC I）またはマイラーテープのどちらでも使用できた。

FH880ドラムメモリユニットは、スプールおよびファイルストレージメディアとしてもサポートされていました。1800回転/分で回転し、約30万語の36ビットデータを記録できました。

1107は、周辺機器を除いた重量が約5,200ポンド（2.6ショートトン、2.4トン）であった。^{[ 9 ]} 

UnivacはバッチオペレーティングシステムであるEXEC Iを提供した。Computer Sciences Corporationは、強力な最適化Fortran IVコンパイラ、高度なマクロ機能を備えたSLEUTHというアセンブラ、そして非常に柔軟なリンキングローダーを提供する契約を結んだ。

1108は1964年7月に発表された。^{[ 11 ]} UNIVAC 1107がレジスタ記憶に使用していた薄膜メモリは集積回路に置き換えられた。1107と比較して、より小型で高速なコアがメインメモリに使用された。^{[ 12 ]}

コンポーネントの高速化に加え、ベースレジスタと追加のハードウェア命令という2つの重要な設計改良が組み込まれました。2つの18ビットベースレジスタ（1つは命令格納用、もう1つはデータ格納用）により、動的な再配置が可能になりました。プログラムがメインメモリにスワップイン/スワップアウトされるたびに、命令とデータは再ロードされるたびに任意の場所に配置できました。マルチプログラミングをサポートするために、1108は512ワードの解像度を持つ2つのベースレジスタとリミットレジスタを使用したメモリ保護機能を備えていました。1つはIバンク（命令バンク）、もう1つはDバンク（データバンク）と呼ばれていました。プログラムのIバンクとDバンクを異なる物理メモリバンクに配置すると、「オルタネートバンクタイミング」と呼ばれる0.5マイクロ秒のアドバンテージが得られました。1108では、プロセッサ状態レジスタ（PSR）も導入されました。ベースレジスタの制御に加えて、さまざまなストレージ保護機能を有効にし、A、X、Rレジスタのユーザーセットまたは実行セットを選択できるようにし、ユーザープログラムの「ガードモード」を有効にするさまざまな制御「ビット」が含まれていました。ガードモードは、ユーザープログラムが実行専用の「特権」命令を実行すること、およびプログラムに割り当てられたメモリ以外のメモリ位置にアクセスすることを防止しました。^{[ 13 ]}

1108 の追加ハードウェア命令には、倍精度演算、ダブルワードロード、ストア、および比較命令が含まれていました。プロセッサは、周辺機器用に最大 16 の入出力チャネルを持つことができました。1108 CPU は、128 ワード (200 8 進数) の ICR (統合制御レジスタ) スタックを除いて、すべてディスクリート コンポーネント ロジック カードを介して実装され、各カードには 55 ピンの高密度コネクタがあり、マシンワイヤで巻かれたバックプレーンとインターフェースされていました。バックプレーン接続のタイミングが敏感な場合、マシンワイヤで巻かれたバックプレーン間の接続、および CPU キャビネットの下部セクションの I/O チャネル コネクタ パネルへの接続を実装するために、追加の手作業によるツイスト ペア配線が使用されました。ICR (統合制御レジスタ) スタックは、「新しい」集積回路技術を使用して実装され、1107 の薄膜レジスタに取って代わりました。ICR は 128 個の 38 ビットで構成され、アクセスごとにハーフ ワードのパリティ ビットが計算され、チェックされました。 ICRは論理的には最初の128メモリアドレス（200オクタル）でしたが、CPU内に収められていました。コアメモリは1つまたは複数の独立したキャビネットに収められており、2つの独立した32Kモジュールで構成され、合計容量は64K 38ビットワード（18ビットハーフワードごとに36ビットのデータとパリティビット）でした。コアメモリの基本サイクルタイムは750ナノ秒で、サポート回路は1108 CPUと同じ回路カード/バックプレーン技術で実装されていました。

1965年に最初のUNIVAC 1108システムが出荷され始めた頃、スペリー・ランド社はマルチプロセッシングに対応したUNIVAC 1108 II （ UNIVAC 1108Aとも呼ばれる）を発表しました。このシステムは最大3つのCPU、合計262,144ワードの4つのメモリバンク、そして2つの独立したプログラマブル入出力コントローラ（IOC）を備えていました。すべての処理がビジー状態であれば、同時に5つのアクティビティを実行できました。CPUで実行される3つのプログラムと、IOCで実行される2つの入出力プロセスです。さらに、CPU間の同期を可能にするため、テスト・アンド・セット命令が追加されました。

1964年の社内調査では約43台しか売れない可能性が示唆されていたにもかかわらず、実際には合計296台のプロセッサが生産された。

1108 II、または1108Aは、シリーズ初のマルチプロセッサマシンであり、最大3つのCPUと2つのIOC（入出力制御ユニット）まで拡張可能でした。これをサポートするため、8ポートのメインメモリを最大262,144ワード（4キャビネット）搭載し、各CPUに独立した命令パスとデータパス、各IOCに1つのパスが割り当てられていました。メモリは65,536ワードの物理バンクに編成され、各バンクには奇数ポートと偶数ポートが分かれていました。命令セットは1107と非常によく似ていましたが、マルチプロセッサ同期のための「テストアンドセット」命令など、いくつかの追加命令が含まれていました。1108の一部のモデルでは、ワードを4つの9ビットバイトに分割する機能が実装されており、ASCII文字の使用が可能でした。ほとんどの1108A構成では、1つまたは2つのCPUが搭載され、それぞれに8つまたは（オプションで）16の36ビット並列I/Oチャネルと、2つまたは3つの64Kコアメモリキャビネットが備えられていました。コスト面を考慮し、3つのCPUシステムと4つのコアメモリキャビネットという構成は例外でした。IOCは独立したキャビネットで、8つまたは（オプションで）16の追加I/Oチャネルを備え、大容量ストレージを必要とする構成をサポートしていました。IOCの生産数はごく少数で、主な顧客はユナイテッド航空（UAL）でした。

UNIVACアレイプロセッサ（UAP）は、IOCよりもさらに限定された数で生産されました。これは、1108Aシステム専用のカスタム構築されたスタンドアロンの数学コプロセッサでした。UAPは、最も基本的なレベルでは、1108A CPUとほぼ同じスタンドアロンの筐体に収められた4つの1108A演算ユニットと関連する制御回路で構成されていました。UAPは、2つの1108Aマルチプロセッサシステムの間に物理的にも論理的にも配置されていました。UAPは、2つの独立した1108Aシステムの4つの65Kコアメモリ筐体に直接アクセスしてインターフェースすることができました。UAPは、多数のアレイ処理命令を実行することができ、最も重要なのは高速フーリエ変換（FFT）でした。簡単に説明すると、1つの1108A CPUがデータ配列をコアメモリに移動し、実行する関数とデータ配列のメモリアドレスを含む命令パケットを標準I/Oチャネルを介してUAPに送信します。^{[ 14 ]} UAPはCPUとは完全に独立して処理を実行し、処理が完了するとI/Oチャネルを介して元のCPUを「割り込み」ます。シェル石油会社、Digitech（カルガリー）、ガルフカナダ（カルガリー）向けにごく少数のUAPが製造されました。設置されたUAPは地震データの処理に使用されました。

スペリー・ランドがコアメモリを半導体メモリに置き換えた際、同じマシンがUNIVAC 1100/20として発売されました。この新しい命名規則では、末尾の数字がシステム内のCPUの数を表していました（例えば、1100/22は2つのCPUを搭載したシステムでした）。

1107 および初期の 1108 マシンは、エンジニアリング/科学計算コミュニティを対象としており、1100 シリーズ ユーザー グループが UNIVAC Scientific Exchange、略して USE と名付けられていたほどです。オペレーティングシステムはバッチ指向で、FORTRANと (はるかに少ない程度で) ALGOL が最も一般的に使用される言語でした。商用コンピューティングの市場が成熟するにつれて、これらのオペレーティングシステムは、アプリケーションがCOBOLで一般的に記述されるビジネス コンピューティングの増大する需要を満たすことができなくなりました。UNIVAC は、この市場の変化に対応するために、1108A マルチプロセッサ システムとEXEC 8オペレーティングシステムを開発しました。エンジニアリングおよび科学プログラムはしばしば「計算バウンド」(つまり、CPU とコア メモリ全体を使用する) でしたが、通常 COBOL で記述されるビジネス アプリケーションは、ほぼ常に「I/O バウンド」(つまり、I/O 操作の完了を待つ) でした。 EXEC 8オペレーティングシステムの計測結果から、1108Aマルチプロセッサ構成では、CPUが最大50%もの時間を「アイドルループ」状態にあることが判明しました（下記の注記を参照）。これらのアプリケーションではCPUのパフォーマンスは問題とならなかったため、急速に成長する商用ビジネス市場に対応するために、低価格で低パフォーマンスのシステムを開発することが商業的に理にかなっていました。

UNIVAC 1106は1969年12月に発表され、物理的にも命令セットにおいてもUNIVAC 1108と全く同じだった。1108と同様にマルチプロセッサに対応していたが、2つ以上のCPUが搭載されたことはなく、IOCもサポートしていなかったようだ。実際、1108A CPUと1106 CPUの違いは、タイミングカードが2枚あることだけだった。コストを抑えるため、1106 CPUはワードチャネルが4つしかないものもあった。つまり、周辺サブシステムに使用できるI/Oチャネルは3つしかなく、1106と1108のどちらのシステムでも、チャネル15（最も番号の大きいチャネル）は常にオペレータコンソール専用だった。初期のUNIVAC 1106は、単に半分の速度のUNIVAC 1108システムだった。その後、スペリー・ユニバックは、UNIVAC 1108のものよりも本質的に低速で安価な別のメモリシステムを採用した。スペリー・ユニバックは、1106システム向けに合計338個のプロセッサを販売した。

スペリー・ランドがコアメモリを半導体メモリに置き換えた際、同じマシンがUNIVAC 1100/10として発売された。

• 注：EXEC 8 アイドルループ – 「アイドルループ」は、CPU が実行可能なタスクがない場合（通常は I/O 操作の完了を待っている場合）に発生します。簡単に説明すると、CPU は ICR スタック（最初の 0200 メモリ アドレス）を同じアドレスにブロック転送（オペコード 022）します。ICR スタックは CPU 内に含まれていたため、これによりコア メモリ サイクルの使用が最小限に抑えられ、アクティブな CPU や IOC にメモリが解放されます。

UNIVAC 1110は、1972年に発表された同シリーズの4番目の機種である。

UNIVAC 1110 はマルチプロセッシングのサポートが強化されており、16 ウェイのメモリ アクセスにより、最大 6 つの CAU (コマンド 算術ユニット、CPU の新しい名称で、CAU には I/O 機能がなくなったためこのように呼ばれる) と 4 つの IOAU (入出力アクセス ユニット、I/O チャネル プログラムを実行する独立したユニットの名称) が可能でした。1110 の CAU はメモリ アドレス範囲を 18 ビット (1108 および 1106) から 24 ビットに拡張し、最大 1600 万ワードのアドレス指定可能なメモリが可能になりました。1108/1106 システムで使用されていたコア メモリは、より高速なメッキ線メモリに置き換えられました。各メモリ キャビネットには、8 つの独立した 8K メッキ線メモリ モジュールが搭載されており、キャビネット全体で 64K でした。1108/1106 と同様に、システムごとに最大 4 つの 64K キャビネットがありました。 1110には、メインストレージを拡張するための「デイジーチェーン」構成でアクセスできる「拡張メモリ」キャビネットも備えられていました。1108の64Kコアメモリキャビネットを拡張ストレージとして使用することも可能でしたが、ほとんどのシステムでは、より大型で安価な1106システムの131Kメモリキャビネットが使用されました。拡張メモリキャビネットは最大8台まで接続でき、最大100万ワードの拡張ストレージが可能でした。各メモリキャビネットのペアごとに、1110のCAUおよびIOAUからの物理的な接続とアドレス変換を行うためのESC（拡張ストレージコントローラ）が必要でした。

1110 システムの最小構成は、2 つの CAU と 1 つの IOAU でした。最大構成の 6x4 は、NASAでのみ使用されました。1110 CAU は、UNIVAC が設計した最初のパイプラインプロセッサでした。CAU は、任意の瞬間にさまざまな実行段階で最大 4 つの命令を持つことができました。IOAU は、物理的にも論理的にも CAU とは完全に分離されており、さまざまなメイン メモリ モジュールと拡張メモリ モジュールへの独自のアクセス パスを持っていました。これにより、I/O 操作は計算操作から独立し、CAU からメモリ サイクルを「奪う」ことがなくなりました。IOAU には、8 つ (オプションで 16 つまたは 24 つ) の 1108/1106 互換 36 ビット ワード チャネルが含まれており、ハードウェア メンテナンス パネルも含まれていました。1110 システムの典型的な写真やイラストには、CAU キャビネットにインジケータ ランプがなかったため、IOAU メンテナンス パネルが示されています。 IOAU メンテナンス パネルには、1 つまたは 2 つの関連する CAU のさまざまな CAU レジスタを表示できました。1110 CAU では、「バイト命令」の命令セットの拡張も導入されました。^{[ 15 ]} 1110 システムの主要コンポーネントである CAU、IOAU、およびメイン メモリ キャビネットは、1108/1106 と同じ 55 ピン高密度カード コネクタとマシン ワイヤ ラップ バックプレーンを使用して設計されました。古いシステムで使用されていたディスクリート コンポーネント ロジックは、トランジスタ トランジスタ ロジック(TTL) 集積回路に置き換えられました (下記の注記を参照)。CAU は、1,000 枚を超えるカードを使用する非常に複雑なユニットでした。

スペリー・ランドがメッキ線メモリを半導体メモリに置き換えた際、同じマシンがUNIVAC 1100/40としてリリースされました。この新しい命名規則では、末尾の数字はシステム内のCPU数を表しています。1100/40は新しいメインメモリキャビネットを採用し、8Kメッキ線メモリモジュールを16KスタティックRAMモジュール（1024x1ビットスタティックRAMチップベース）に置き換え、キャビネットあたり合計131Kの容量を実現しました。これにより、メインメモリを最大524Kまで拡張することが可能になりました。1110と同様に、1100/40 CAUには4つのベースレジスタとリミットレジスタがあり、プログラムは4つの64Kバンクにアクセスできました。プログラムの準備時にバンクの内容が固定されるのではなく、プログラムがバンクの内容を変更できるように、新しい命令が追加されました。

スペリー・ランドは、1110台のシステムに合計290個のプロセッサを販売した。

注：1110（1100/40）CAU、IOAU、およびメインメモリキャビネットで使用されていたTTL集積回路は、セラミック製の14ピンDIPパッケージで、ピン4とピン10はそれぞれ+5ボルトとグランドでした。これは1969年当時最先端の技術でした。

 #3007500 - 集積回路 - IC32、ヘキサインバータ #3007501 - 集積回路 - IC33、クワッド2入力NAND #3007502 - 集積回路 - IC34、トリプル3入力NAND #3007503 - 集積回路 - IC35、デュアル4入力NAND（スプリット出力付き） #3007504 - 集積回路 - IC36、8入力NAND、スプリット出力 #3007505 - 集積回路 - IC37、クワッド2入力NOR #3007506 - 集積回路 - IC38、デュアルAND/ORインバータ、2ワイドOR、2入力AND、スプリット出力付き #3007507 - 集積回路 - IC39、セット、オーバーライド、リセット機能を備えたトリプルフリップフロップ #3007508 - 集積回路 - IC40、デュアルフリップフロップ、「D」タイプ #3007509 - 集積回路 - IC41、AND-ORインバータ - 4入力OR、2、2、3、4入力AND #3007603 - 集積回路 - IC50、クワッド2入力ラインドライバ 「3」で始まる部品番号は、ペンシルベニア州フィラデルフィアにあるユニバック・ブルーベル工場で製造されたものです。 「4」で始まる部品番号は、ミネソタ州ローズビル（セントポール）の拠点で製造されたものです。 購入部品グループはブルーベルにありました。

1975年、スペリー・ユニバックは、磁気コアを半導体メモリに置き換えた新しいシリーズのマシンを発表し、新しい命名規則を採用した。

1106のアップグレード版はUNIVAC 1100/10と呼ばれた。この新しい命名規則では、末尾の数字はシステム内のCPUまたはCAUの数を表しており、例えば、2プロセッサの1100/10システムは1100/12と表記された。1108のアップグレード版はUNIVAC 1100/20と呼ばれた。

アップグレードされた 1110 はUNIVAC 1100/40としてリリースされました。最大の変更点は、タイプ 7015 64K メッキ線メモリ キャビネットが新しいタイプ 7030 131K ソリッドステート (スタティック RAM ) メモリ キャビネットに置き換えられたことです。これにより、メイン ストレージを最大 262K から最大 524K に拡張することができました。タイプ 7030 メイン メモリ キャビネットには、依然として 8 つの独立したメモリ モジュールが含まれていますが、それぞれ 8K ではなく 16K (38 ビット ワード、データ用 36 ビット、パリティ 2 ビット) になりました。タイプ 7013 131K コア メモリ キャビネット (元々は後の 1106 システムでメイン ストレージとして使用されていた) も、 Intel 1103A DRAMをベースにしたソリッドステート メモリ キャビネットに置き換えられました。

UNIVAC 1100/80は1979年に発表されました。これは1100システムと494システムを統合することを目的としていました。1100/10、1100/20、1100/40と同様に、末尾の数字はシステム内のCAUの数を表していました。

1100/80 では、高速キャッシュ メモリである SIU (Storage Interface Unit) が導入されました。SIU は、8K または (オプションで) 16K の 36 ビット ワードのバッファ メモリを内蔵し、CAU (s)/IOU (s) と (より大きく、より低速な) メイン メモリ ユニットの間に論理的にも物理的にも配置されていました。1100/80 システムの最初のバージョンは、最大で 2 つの CAU と 2 つの IOU まで拡張可能でした。後のバージョンでは、4 つの CAU と 4 つの IOU まで拡張可能でした。更新された 1100/80 (上の図) の SIU コントロール パネルは、より大規模なマルチ プロセッサ構成を、それぞれが独自のオペレーティングシステムを持つ完全に独立したシステムに論理的にも物理的にも分割することができました。CAU は、36 ビットの 1100 シリーズ命令と 30 ビットの 490 シリーズ命令の両方を実行できました。 CAUは、アドレス指定可能なメモリの最初の128ワードに、以前の世代の1100シリーズマシンと同じ基本レジスタスタックを備えていましたが、これらのレジスタはシステムの残りの部分と同じECLチップで実装されていたため、レジスタは書き込み/読み出しのたびにパリティを生成/チェックする必要はありませんでした。IOU（入出力ユニット）はモジュール設計で、さまざまなI/O要件をサポートするために、異なるチャネルモジュールで構成できました。ワードチャネルモジュールには、4つの1100シリーズ（パラレル）ワードチャネルが含まれていました。ブロックマルチプレクサとバイトチャネルモジュールは、それぞれ高速ディスク/テープシステムと低速プリンタなどを直接接続できるようにしました。制御/保守パネルはSIU上にあり、システムには保守プロセッサとしてBC/7（ビジネスコンピュータ）をベースとしたミニコンピュータが組み込まれていたため、最小限のインジケータ/ボタンが提供されました。これは、マイクロコードのロードと診断目的で使用されました。 CAU、IOU、およびSIUユニットは、高密度多層プリント基板上にエミッタ結合ロジック （ECL）を用いて実装されました。ECL回路は+0Vと-2Vの直流電圧を使用し、CAUには50Aの-2V電源が4つ必要でした。大規模な直流電源を削減するため、電源周波数は400Hzでした。400Hz 電源はモータ/オルタネータによって供給されました。これは、ソリッドステートの400Hzインバータが利用可能であったにもかかわらず 、システムの稼働時間要件を満たすほど信頼性が高くないと判断されたためです。

1100/84 マルチプロセッサ 4x2 システムは、2 つのクラスタ (2 つの独立したシステムに「分割」可能) で構成され、4 つの CPU キャビネット、2 つの IOU キャビネット、2 つの SIU バッファ ストレージ ユニット (各 16K ワード)、4 つのキャビネットに 2,096K ワードのメイン メモリ (バックアップ ストレージ)、2 つのシステム メンテナンス ユニット (SMU)、2 つのモーター オルタネータ、トランジション ユニット、および 2 つのシステム コンソールを備え、1980 年 10 月の定価は 5,414,871 ドルでした。この構成は、月額 127,764 ドルでレンタルするか、月額 95,844 ドルでリース (5 年間) することができました。この構成の月額メンテナンスは 10,235 ドルでした。大規模顧客や政府顧客に対して定価を割引することは、かなり一般的でした。

UNIVAC 1100/60は1979年に発売されました。これは、1108/1106をベースとした1100/10および1100/20システムの後継機種です。

1100/60 システムは、シングル プロセッサ 1100/61 (モデル C1) とデュアル プロセッサ 1100/62 (モデル H1) の両方の構成で利用可能でした。カスタム Sperry Univac 設計のマイクロ プロセッサ集積回路を使用して実装されました。CPU キャビネットには、メイン ストレージ (CPU あたり 524K ～ 1048K ワード)、オプションの半導体バッファ ストレージ (CPU あたり最大 8K ワード)、および入出力ユニット (IOU) が含まれていました。IOU は (オプションで) ブロック チャネルとワード チャネルの両方をサポートしました。システムには、診断テストとシステム コンソール サポートのためのシステム サポート プロセッサも含まれていました。^{[ 16 ]}

1100/62 モデル E1 (アップグレード版) – 中性能マルチプロセッサ複合機 – 2K バッファ ストレージを備えた 2 つの CPU、1 つのブロック Mux を備えた 2 つの IOU、1 つのワード チャネル モジュール (4 チャネル)、1048K ワードのメイン ストレージ、2 つのシステム サポート プロセッサ、2 つのシステム コンソール、およびメンテナンス コンソールが、1980 年 3 月に 889,340 ドルでリストされました。この構成は、月額 21,175 ドルでレンタルするか、月額 16,780 ドルでリース (5 年間) することができました。この構成の月額メンテナンスは 3,000 ドルでした。1100/80 システムと同様に、大企業や政府機関の顧客に対しては割引が一般的でした。

UNIVAC 1100/70は1981年に発表された。この技術は1100/60の設計を改良したもので、1110をベースとした1100/40システムに取って代わった。

UNIVAC 1100/90は1982年に発売されました。1100/80と同様に、最大4つのプロセッサと4つのI/Oユニットを搭載可能でした。1100シリーズの中で最大かつ最後のモデルであり、液冷式を採用した唯一のシステムでした。

Sperry Integrated Scientific Processor ^{[ 17 ]} (ISP) は、1100/90 の付属品です。