ビットシリアルアーキテクチャ

コンピュータアーキテクチャでは、ビットシリアルアーキテクチャは、単一のワイヤに沿って一度に 1 ビットずつデータを送信します。これに対し、ビットパラレルワードアーキテクチャでは、データ値は、ワイヤのグループに沿って一度にすべてのビットまたは 1 ワード送信されます。

1951 年以前に製造されたすべてのデジタルコンピューターと、初期の大規模並列処理マシンのほとんどは、ビットシリアルアーキテクチャ、つまりシリアルコンピューターを使用していました。

ビットシリアルアーキテクチャは、 1960年代から1980年代にかけてデジタル信号処理用に開発され、ビットシリアル乗算と累算のための効率的な構造が含まれていました。^[1]

多くのヒューレット・パッカードの計算機に使用されているHP Nutプロセッサはビットシリアルで動作しました。^[2]

Nが任意の整数であると仮定すると、N個のシリアルプロセッサは単一のNビット並列プロセッサよりもFPGAの占有面積が少なく、全体的なパフォーマンスが高くなります。 ^[3]

参照

^ Denyer, Peter B. ; Renshaw, David (1985). VLSI 信号処理:ビットシリアルアプローチ。VLSI システムシリーズ。Addison - Wesley。ISBN 978-0-201-13306-6。
^ Smith, Eric L. "brouhaha" (2023-08-09). "HP-15C CE の悩み: 1 つのバグ、2 つの制限、3 つの疑問". MoHPC - The Museum of HP Calculators . 2023-08-10 時点のオリジナルよりアーカイブ。2023-09-24閲覧。
^ Andraka.、Raymond J.「FPGA での高性能ビットシリアルプロセッサの構築」(PDF)。