ノースブリッジ（コンピューティング）

コンピューティングにおいて、ノースブリッジ（ホストブリッジ、またはメモリコントローラハブとも呼ばれる）は、特に古いパーソナルコンピュータで高性能タスクを処理するためにマザーボード上のコアロジックチップセットアーキテクチャを構成するマイクロチップです。フロントサイドバス（FSB）を介してCPUに直接接続され、通常は低速のサウスブリッジと組み合わせて使用​​され、CPUとマザーボードの他の部分との間の通信を管理します。 ^[1]

歴史的には、CPU、ノースブリッジ、サウスブリッジの各チップ間の機能の分離は、すべてのコンポーネントを単一のチップダイに統合することが困難であったため、必要でした。^[2]しかし、CPUの速度が時間とともに増加するにつれて、CPUとそのサポートチップセット間のデータ転送によって生じる制限によりボトルネックが発生しました。 ^[3]統合型ノースブリッジのトレンドは、2000年代の終わり頃に始まりました。たとえば、 2010年のMacBook AirのNvidia GeForce 320M GPUは、ノースブリッジ/サウスブリッジ/GPUのコンボチップでした。^[4]

古いIntelベースのPCでは、ノースブリッジは外部メモリコントローラハブ、または統合グラフィックスが搭載されている場合はグラフィックスおよびメモリコントローラハブとも呼ばれていました。これらの機能は、メモリおよびグラフィックスコントローラから始まり、CPUチップ自体に統合されるようになりました^[5]。2010年代以降、ダイの縮小とトランジスタ密度の向上によりチップセットの統合が進み、ノースブリッジによって実行される機能は、サウスブリッジやCPU自体などの他のコンポーネントに組み込まれることが多くなりました。^{[5] [6]}

IntelとAMDはどちらも、すべてのノースブリッジ機能がCPUに統合されたチップセットをリリースしました。^{[6]対応するサウスブリッジは、Intelによって}プラットフォームコントローラーハブに、AMDによってFusionコントローラーハブに改名されました。AMD FX CPUには、引き続き外付けのノースブリッジとサウスブリッジチップが必要でした。現代のIntel Coreプロセッサでは、ノースブリッジがCPUダイに統合されており、アンコアまたはシステムエージェントと呼ばれています。

ノースブリッジは通常、CPU、場合によってはRAM、PCI Express（またはAGP）ビデオカード、サウスブリッジ間の通信を処理します。^{[7] [8]一部のノースブリッジには、Intelシステムでは}グラフィックスおよびメモリコントローラハブとも呼ばれる統合ビデオコントローラも含まれています。プロセッサとRAMが異なると信号も異なるため、特定のノースブリッジは通常、1つまたは2つのクラスのCPUと1種類のRAMのみで動作します。

2 種類の RAM をサポートするチップセットはいくつかありますが、一般的に、これらは新しい標準への移行時に利用可能になります。たとえば、2002 年のNvidia nForce2チップセットのノースブリッジは、 DDR SDRAMと組み合わせたソケット Aプロセッサでのみ動作しました。

Intel i875 チップセットは、クロック速度が 1.3 GHz を超え、DDR SDRAM を使用するPentium 4プロセッサまたはCeleronプロセッサを搭載したシステムでのみ動作します。また、Intel i915G チップセットは、 Intel Pentium 4 および Celeron でのみ動作しますが、DDR またはDDR2メモリを使用できます。^{[引用が必要]}

ノースブリッジチップは、X86ベースのPCで最もよく見られますが、PowerPCプラットフォームなどの他のプラットフォームでも見られます。PowerPCプラットフォームのノースブリッジの一般的な例は、IBM CPC945ノースブリッジチップを使用したiMac G5などのAppleの古いPowerPCベースのコンピューターです。Appleの開発者メモによると、Power Mac G5のノースブリッジチップは「ミッドブリッジ」に接続され、ミッドブリッジはサウスブリッジに接続されていました。^[9]

この名前は、アーキテクチャを地図のように描くことに由来しています。CPU は、ほとんどの汎用地理地図の真北に相当する地図の上部にあります。CPU は、描かれているように他のシステム デバイスの北に位置する高速ブリッジ (ノースブリッジ) を介してチップセットに接続されます。次に、ノースブリッジは、描かれているように他のシステム デバイスの南に位置する低速ブリッジ (サウスブリッジ) を介してチップセットの残りの部分に接続されます。

ノースブリッジは、コンピュータをどの程度オーバークロックできるかにおいて重要な役割を果たします。その周波数は、CPU が自身の動作周波数を確立するための基準として一般的に使用されるからです。このチップは、プロセッサ速度が速くなるにつれて通常より熱くなり、より多くの冷却が必要になります。CPU のオーバークロックには限界があります。デジタル回路は、トランジスタの立ち上がり、立ち下がり、遅延、蓄積時間、電流利得帯域幅積、寄生容量、伝播遅延などの物理的要因によって制限されるからです。伝播遅延は、(他の要因の中でも)動作温度とともに増加します。そのため、ほとんどのオーバークロック アプリケーションでは、乗数と外部クロック設定にソフトウェアによる制限が課せられます。さらに、熱は大きな制限要因です。CPU 内の電界効果トランジスタを適切にアクティブにするにはより高い電圧が必要であり、この高い電圧によって大量の熱が発生するため、ダイ上でより強力な熱対策が必要になります。

プロセッサ設計の全体的な傾向は、より多くの機能をより少ないコンポーネントに統合することであり、これによりマザーボード全体のコストが削減され、パフォーマンスが向上します。CPUと RAM 間の通信を処理するメモリ コントローラは、AMD ではAMD K8プロセッサから、Intel ではNehalemプロセッサからプロセッサダイに移動されました。メモリ コントローラを CPU ダイに統合する利点の 1 つは、CPU からメモリへのレイテンシが短縮されることです。

一部のノースブリッジ チップはデュアル プロセッサをサポートしています。たとえば、2006 年の初代Mac Proで使用された Intel の 5000X メモリ コントローラなどです。

この種の変更のもう 1 つの例は、 AMD K8システム用のNvidiaのnForce3です。これは、通常のサウスブリッジのすべての機能とAccelerated Graphics Port (AGP) ポートを組み合わせ、CPU に直接接続します。nForce4ボードでは、メディア通信プロセッサ (MCP) として販売されていました。

AMD Accelerated Processing Unitプロセッサは、プロセッサ コア、メモリ コントローラ、高速PCI Expressインターフェイス (通常はグラフィックス カード用)、統合グラフィックス プロセッシング ユニット ( iGPU ) とともに、ノースブリッジ機能を CPU チップに完全に統合しています。これは AMD K8 の進化形であり、AMD64 ではメモリ コントローラが CPU ダイに統合されていました。

ノースブリッジは、2011年にIntel Sandy Bridgeマイクロアーキテクチャによって導入されたシステムエージェントに置き換えられ、基本的に以前のノースブリッジ機能をすべて処理します。 ^[10] IntelのSandy Bridgeプロセッサは、プロセッサコア、メモリコントローラ、高速PCI Expressインターフェイス、統合グラフィックスプロセッシングユニット（GPU）とともに、ノースブリッジ機能をCPUチップに完全に統合しています。これは、CPUとGPUを同じパッケージに搭載したWestmereアーキテクチャのさらなる進化でした。^[11]

Zen 2以降の最近のAMDプロセッサでは、一部のI/O機能がCPUダイからCPUと同じMCMパッケージ上のI/Oダイに移動されています。このダイはCPUと同じパッケージにあるため、通常はノースブリッジの一部とは見なされませんが、同じ機能の一部を提供します。^[12]

• インテル マネジメント エンジン(ME)