同時マルチスレッド

同時マルチスレッド( SMT ) は、ハードウェア マルチスレッドを使用してスーパースカラー CPUの全体的な効率を向上させる技術です。SMT により、複数の独立した実行スレッドが、最新のプロセッサ アーキテクチャによって提供されるリソースをより有効に活用できるようになります。

マルチスレッドという用語は曖昧です。1 つの CPU コアで複数のスレッドを同時に実行できるだけでなく、複数のタスク (異なるページ テーブル、異なるタスク状態セグメント、異なる保護リング、異なるI/O 権限など) も同時に実行できるためです。同じコアで実行されていても、それらは完全に分離されています。マルチスレッドは概念的にはプリエンプティブ マルチタスクに似ていますが、最新のスーパースカラー プロセッサではスレッド レベルで実行が実装されています。

同時マルチスレッド (SMT) は、マルチスレッドの 2 つの主な実装の 1 つで、もう 1 つの形式はテンポラル マルチスレッド(スーパー スレッドとも呼ばれる) です。テンポラル マルチスレッドでは、一度に 1 つの命令スレッドのみが任意のパイプライン ステージで実行できます。同時マルチスレッドでは、一度に複数のスレッドからの命令が任意のパイプライン ステージで実行できます。これは、基本的なプロセッサ アーキテクチャに大きな変更を加えることなく実現されます。必要な主な追加機能は、1 サイクルで複数のスレッドから命令をフェッチする機能と、複数のスレッドからのデータを保持するためのより大きなレジスタ ファイルです。同時スレッドの数は、チップ設計者が決定します。CPU コアごとに 2 つの同時スレッドが一般的ですが、プロセッサによってはそれ以上の数をサポートします。^[1]

共有リソースの競合が必然的に増加するため、その有効性を測定または合意することは難しい場合があります。ただし、歴史的な 130 nm から 32 nm の Intel SMT (ハイパースレッディング) 実装で並列ネイティブおよびマネージド ワークロードを使用して SMT のエネルギー効率を測定したところ、45 nm および 32 nm 実装では、インオーダー Atom プロセッサであっても SMT は極めてエネルギー効率が高いことがわかりました。^[2]最新のシステムでは、SMT は動的電力をほとんど追加することなく並行性を効果的に活用します。つまり、パフォーマンスの向上が最小限であっても、消費電力を大幅に節約できます。^[2] 一部の研究者^{[誰? ]}は、追加のスレッドを積極的に使用してキャッシュなどの共有リソースをシードし、別の単一スレッドのパフォーマンスを改善できることを示しており、これは SMT が効率を向上させるだけではないことを示しています。他の研究者^{[誰? ]}は、ある程度のエラー検出と回復のために、SMT を使用して冗長計算を提供します。

しかし、現在のほとんどのケースでは、SMT はメモリのレイテンシを隠し、効率を高め、使用されるハードウェアの量あたりの計算スループットを向上させることを目的としています。^{[引用が必要]}

プロセッサ設計では、リソース要件を抑えながらオンチップの並列性を高める方法が 2 つあります。1 つは命令レベルの並列性(ILP) を活用するスーパースカラー技術であり、もう 1 つはスレッドレベルの並列性(TLP)を活用するマルチスレッド アプローチです。

スーパースカラーとは、複数の命令を同時に実行することを意味しますが、スレッド レベルの並列処理 (TLP) は、1 つのプロセッサ チップ内で複数のスレッドからの命令を同時に実行します。チップ内で複数のスレッドをサポートする方法は多数あります。

• インターリーブ マルチスレッド: 異なるスレッドからの複数の命令をインターリーブして発行します。テンポラル マルチスレッドとも呼ばれます。インターリーブ発行の頻度に応じて、細粒度マルチスレッドと粗粒度マルチスレッドにさらに分けることができます。細粒度マルチスレッド (バレル プロセッサなど) では、サイクルごとに異なるスレッドの命令が発行されますが、粗粒度マルチスレッドでは、現在実行中のスレッドで長いレイテンシ イベント (ページ フォールトなど) が発生した場合にのみ、別のスレッドから命令を発行するように切り替えます。粗粒度マルチスレッドは、スレッド間のコンテキスト切り替えが少ない場合に一般的です。たとえば、Intel のMontecitoプロセッサでは粗粒度マルチスレッドが使用され、Sun のUltraSPARC T1では細粒度マルチスレッドが使用されています。コアごとにパイプラインが 1 つしかないプロセッサの場合、サイクルごとに最大で 1 つの命令しか発行できないため、インターリーブ マルチスレッドが唯一の方法です。
• 同時マルチスレッド (SMT): 1 サイクルで複数のスレッドから複数の命令を発行します。これを行うには、プロセッサがスーパースカラーである必要があります。
• チップレベルのマルチプロセッシング (CMP またはマルチコア): 2 つ以上のプロセッサを 1 つのチップに統合し、各プロセッサが独立してスレッドを実行します。
• マルチスレッド/SMT/CMP の任意の組み合わせ。

これらを区別する重要な要素は、プロセッサが 1 サイクルで発行できる命令の数と、命令の発行元であるスレッドの数を確認することです。たとえば、Sun Microsystems の UltraSPARC T1 は、各コアが一度に発行できる命令が 1 つだけであるため、同時マルチスレッドではなく、細粒度マルチスレッド技術を組み合わせたマルチコア プロセッサです。

マルチスレッドCPUは1950年代から存在していたが、同時マルチスレッドは1968年にIBMがACS-360プロジェクトの一環として初めて研究した。^[3] SMTで開発された最初の主要な商用マイクロプロセッサはAlpha 21464 (EV8)であった。このマイクロプロセッサは、カリフォルニア大学サンディエゴ校のDean Tullsen、ワシントン大学のSusan Eggers、Henry Levyと連携してDECによって開発された。HPがCompaqを買収し、CompaqがDECを買収する直前にAlphaマイクロプロセッサのラインが廃止されたため、このマイクロプロセッサはリリースされなかった。Dean Tullsenの研究は、Intel Pentium 4マイクロプロセッサのハイパースレッドバージョンである「Northwood」や「Prescott」の 開発にも使用された。

Intel Pentium 4 は、 2002 年にリリースされた 3.06 GHz モデルから同時マルチスレッドを実装した最初の最新のデスクトップ プロセッサであり、それ以来、多くのプロセッサに導入されています。Intel は、この機能をハイパースレッディング テクノロジと呼び、基本的な 2 スレッド SMT エンジンを提供しています。Intel は、それ以外は同一の非 SMT Pentium 4 と比較して最大 30% の速度向上^[4]を主張しています。見られるパフォーマンスの向上はアプリケーションによって大きく異なりますが、プロセッサの完全な注意を必要とする 2 つのプログラムを実行している場合、ハイパースレッディングをオンにすると、実際には 1 つまたは両方のプログラムの速度がわずかに低下するように見えることがあります。^[5]これは、 Pentium 4 の再生システムが貴重な実行リソースを拘束し、帯域幅、キャッシュ、TLB、並べ替えバッファーエントリなどのリソースの競合を増加させ、2 つのプログラム間でプロセッサ リソースを均等化することでさまざまな実行時間を追加するためです。 Pentium 4 Prescottコアにはリプレイキューが追加され、リプレイシステムに必要な実行時間が短縮されました。これにより、パフォーマンスの低下を完全に克服できました。^[6]

最新のイマジネーションテクノロジーズ MIPSアーキテクチャ設計には、「MIPS MT」と呼ばれるSMTシステムが含まれています。^[7] MIPS MTは、重量級の仮想処理要素と軽量のハードウェアマイクロスレッドの両方を提供します。クパチーノを拠点とするスタートアップ企業であるRMIは、それぞれが4つのスレッドを実行する8つのコアに基づくプロセッサSOCを提供する最初のMIPSベンダーです。スレッドは、サイクルごとに異なるスレッドを実行できる細粒度モードで実行できます。スレッドに優先順位を割り当てることもできます。イマジネーションテクノロジーズMIPS CPUには、コアごとに2つのSMTスレッドがあります。

IBM のBlue Gene /Q には 4 方向 SMT が搭載されています。

2004 年 5 月に発表されたIBM POWER5は、デュアル コアのデュアル チップ モジュール (DCM)、またはクアッド コアまたはオクコアのマルチ チップ モジュール (MCM) として提供され、各コアには 2 スレッドの SMT エンジンが含まれています。IBMの実装は以前のものよりも洗練されており、さまざまなスレッドに異なる優先順位を割り当てることができ、よりきめ細かく、SMT エンジンを動的にオン/オフできるため、SMT プロセッサではパフォーマンスが向上しないワークロードをより適切に実行できます。 これは、IBM による一般に利用可能なハードウェア マルチスレッドの 2 番目の実装です。 2010 年に、IBM は 8 つのコアを持ち、各コアに 4 つの同時インテリジェント スレッドがある POWER7 プロセッサに基づくシステムをリリースしました。 これは、その時点でスケジュールされているプロセス スレッドの数に応じて、スレッド モードを 1 つのスレッド、2 つのスレッド、または 4 つのスレッドの間で切り替えます。 IBM POWER8 には、コアあたり 8 つのインテリジェント同時スレッド (SMT8) があります。

2013 年のz13プロセッサー以降のIBM Zには、コアあたり 2 つのスレッド (SMT-2) があります。

Sun Microsystemsの UltraSPARC T1 (2005 年 11 月 14 日のリリースまでは「Niagara」と呼ばれていた) と、現在は廃止されたコードネーム「Rock」のプロセッサ( 2005年に最初に発表されたが、多くの遅延の後 2010 年にキャンセルされた) は、SMT と CMP 技術の利用にほぼ重点を置いたSPARCの実装であると多くの人が報告しているが、Niagara は実際には SMT を使用していない。Sun は、これらの組み合わせたアプローチを「CMT」と呼び、全体的なコンセプトを「スループット コンピューティング」と呼んでいる。Niagara には 8 つのコアがあるが、各コアにはパイプラインが 1 つしかないため、実際には細粒度のマルチスレッドを使用している。複数のスレッドからの命令が各サイクルで発行ウィンドウを共有する SMT とは異なり、プロセッサはラウンドロビン ポリシーを使用して、各サイクルで次のアクティブなスレッドから命令を発行する。これにより、バレル プロセッサに似たものになっている。Sun Microsystems の Rock プロセッサは異なり、複数のパイプラインを備えたより複雑なコアを備えている。

Oracle Corporation のSPARC T3 には、コアごとに 8 つの細粒度スレッドがあります。SPARC T4、SPARC T5、SPARC M5、M6、および M7 には、コアごとに 8 つの細粒度スレッドがあり、そのうち 2 つを同時に実行できます。

富士通SPARC64 VI には、粗粒度の垂直マルチスレッド (VMT) が搭載されており、SPARC VII 以降には 2 ウェイ SMT が搭載されています。

Intel Itanium Montecito は粗粒度のマルチスレッドを使用し、Tukwila 以降のバージョンは 2 ウェイ SMT (デュアルドメイン マルチスレッド) を使用します。

Intel Xeon Phiには、通常のハイパースレッディングとは異なり、無効にできないハードウェアベースのスレッドを備えた4ウェイSMT（時間多重化マルチスレッディング）があります。^[8] 2008年に最初にリリースされたIntel Atomは、命令の並べ替え、投機的実行、またはレジスタ名の変更をサポートせずに2ウェイSMT（ハイパースレッディングとして販売）を備えた最初のIntel製品です。Intelは、Coreマイクロアーキテクチャでハイパースレッディングが廃止された後、Nehalemマイクロアーキテクチャでハイパースレッディングを再導入しました。

AMD BulldozerマイクロアーキテクチャのFlexFPUと共有L2キャッシュはマルチスレッドですが、モジュール内の整数コアはシングルスレッドであるため、部分的なSMT実装にすぎません。^{[9] [10]}

AMD Zen マイクロアーキテクチャには 2 ウェイ SMT があります。

VISCアーキテクチャ^{[11] [12] [13] [14]は、}仮想ソフトウェア層（変換層）を使用して、命令の単一スレッドをグローバルフロントエンドにディスパッチします。グローバルフロントエンドは、命令を仮想ハードウェアスレッドレットに分割し、それらを個別の仮想コアにディスパッチします。これらの仮想コアは、それらを任意の物理コアの使用可能なリソースに送信できます。複数の仮想コアは、スレッドレットを単一の物理コアのリオーダーバッファにプッシュすることができ、これにより、複数のスレッドレットからの部分的な命令とデータを同時に実行ポートを介して分割できます。各仮想コアは、相対的な出力の位置を追跡します。この形式のマルチスレッド化により、単一のスレッドがCPUのすべてのリソースを使用できるようにすることで、シングルスレッドのパフォーマンスを向上させることができます。リソースの割り当ては、ほぼ1サイクルのレイテンシレベル（個々のアプリケーションのニーズに応じた割り当ての変更に応じて1〜4サイクル）で動的に行われます。したがって、2つの仮想コアがリソースを競合している場合は、どのリソースをどこに割り当てるかを決定するための適切なアルゴリズムが用意されています。

プロセッサの設計とアーキテクチャによっては、共有リソースのいずれかがパフォーマンスのボトルネックになっている場合、同時マルチスレッドによってパフォーマンスが低下する可能性があります。^[15]批評家は、同時マルチスレッドがアプリケーションにとって良いか悪いかをさまざまな状況でテストし、パフォーマンスが低下する場合はそれをオフにするための追加ロジックを挿入する必要があることは、ソフトウェア開発者にとってかなりの負担であると主張しています。現在のオペレーティングシステムには、この目的や、異なる優先度を持つプロセスが互いにリソースを奪い合うのを防ぐための便利なAPI呼び出しがありません。 ^[16]

特定の同時マルチスレッド実装にはセキュリティ上の懸念もあります。NetBurstベースのプロセッサのIntelのハイパースレッディングには脆弱性があり、あるアプリケーションが同じプロセッサで実行されている別のアプリケーションのキャッシュ使用状況を監視することで、そのアプリケーションの暗号鍵を盗むことができます。 ^[17]また、HT実装に対する高度な機械学習のエクスプロイトもあり、Black Hat 2018で説明されました。^[18]

• ハードウェアスカウト
• 投機的マルチスレッド
• 対称型マルチプロセッシング

一般的な

• SMTのニュース記事と学術論文
• ワシントン大学におけるSMT研究
• Smotherman, Mark (2007 年 11 月)。「マルチスレッド技術のタイムライン」。クレムソン大学コンピューティング学部。