Loading article…
ハイパースレッディング（正式名称はハイパースレッディングテクノロジーまたはHTテクノロジー、略称はHTTまたはHT）は、 x86マイクロプロセッサ上で実行される計算の並列化（複数のタスクを同時に実行すること）を改善するために使用されるIntel独自の 同時マルチスレッディング（SMT）実装です。 2002年2月にXeonサーバープロセッサに、2002年11月にPentium 4デスクトッププロセッサに導入されました。 [4]それ以来、IntelはこのテクノロジーをItanium、Atom、Core 'i'シリーズCPUなどに組み込んできました。[5]
物理的に存在する各プロセッサ コアに対して、オペレーティング システムは2 つの仮想 (論理) コアに対処し、可能な場合はそれらの間でワークロードを共有します。ハイパースレッディングの主な機能は、パイプライン内の独立した命令の数を増やすことです。これは、複数の命令が別々のデータに対して並行して動作するスーパースカラーアーキテクチャを活用します。HTT を使用すると、1 つの物理コアがオペレーティング システムに対して 2 つのプロセッサとして認識され、コアごとに 2 つのプロセスを同時にスケジュールできます。さらに、2 つ以上のプロセスが同じリソースを使用することもできます。1 つのプロセスのリソースが利用できない場合は、別のプロセスのリソースが利用できる場合は、そのプロセスを続行できます。
ハイパースレッディングは、オペレーティングシステムで同時マルチスレッドのサポートを必要とするだけでなく、ハイパースレッディング専用に最適化されたオペレーティングシステムでのみ適切に利用できます。[6]
概要
ハイパースレッディングテクノロジーは、インテルが導入した同時マルチスレッドテクノロジーの一種であり、そのテクノロジーの背後にある概念はサンマイクロシステムズによって特許取得されています。アーキテクチャ的には、ハイパースレッディングテクノロジーを備えたプロセッサは、コアごとに2つの論理プロセッサで構成され、それぞれが独自のプロセッサアーキテクチャ状態を持ちます。各論理プロセッサは、同じ物理コアを共有する他の論理プロセッサとは独立して、個別に停止、中断、または指定されたスレッドの実行を指示できます。[8]
2 つの独立した物理プロセッサを使用する従来のデュアルプロセッサ構成とは異なり、ハイパースレッド コアの論理プロセッサは実行リソースを共有します。これらのリソースには、実行エンジン、キャッシュ、およびシステム バス インターフェイスが含まれます。リソースを共有することで、2 つの論理プロセッサがより効率的に連携できるようになり、論理プロセッサは停止した論理コアからリソースを借りることができます (両方の論理コアが同じ物理コアに関連付けられていると仮定)。プロセッサは、現在のスレッドの処理を完了するために要求したデータを待機する必要がある場合に停止します。ハイパースレッド プロセッサまたはマルチコア プロセッサを使用するときに得られるメリットの程度は、ソフトウェアのニーズと、ソフトウェアとオペレーティング システムがプロセッサを効率的に管理するようにどれだけ適切に記述されているかによって異なります。[8]
ハイパースレッディングは、プロセッサの特定のセクション（アーキテクチャ状態を保存するセクション）を複製することで機能しますが、主要な実行リソースは複製しません。これにより、ハイパースレッディング プロセッサは、ホスト オペレーティング システムに対して通常の「物理」プロセッサと追加の「論理」プロセッサとして認識され（HTT 非対応のオペレーティング システムでは 2 つの「物理」プロセッサとして認識されます）、オペレーティング システムは 2 つのスレッドまたはプロセスを同時に適切にスケジュールできます。ハイパースレッディング プロセッサの実行リソースが現在のタスクによって使用されていない場合、特にプロセッサが停止している場合は、それらの実行リソースを使用して別のスケジュールされたタスクを実行できます。（プロセッサは、キャッシュ ミス、分岐予測ミス、またはデータ依存性のために停止する場合があります。）[9]
このテクノロジは、オペレーティング システムとプログラムに対して透過的です。ハイパースレッディングを活用するために最低限必要なのは、オペレーティング システムでの対称型マルチプロセッシング(SMP) のサポートです。これは、論理プロセッサはオペレーティング システムにとって物理プロセッサと何ら変わらないように見えるためです。
マルチプロセッサのハイパースレッディング対応システムでは、オペレーティング システムの動作を最適化することができます。たとえば、ハイパースレッディングされた物理プロセッサが 2 つ (合計 4 つの論理プロセッサ) ある SMP システムを考えてみましょう。オペレーティング システムのスレッドスケジューラがハイパースレッディングを認識しない場合、4 つの論理プロセッサすべてを同じように扱います。実行可能なスレッドが 2 つだけの場合、同じ物理プロセッサに属する 2 つの論理プロセッサにそれらのスレッドをスケジュールすることを選択する可能性があります。そのプロセッサは非常にビジーになり、実行リソースを共有することになりますが、もう 1 つのプロセッサはアイドル状態のままになるため、スレッドが異なる物理プロセッサにスケジュールされた場合よりもパフォーマンスが低下します。この問題は、スケジューラを改良して論理プロセッサを物理プロセッサとは別に扱うようにすることで回避できます。これは、ある意味では、NUMAシステムに必要なスケジューラの変更の限定された形です。
歴史
現在、汎用コンピュータにおけるハイパースレッディングとして知られているものを説明した最初の論文は、1973年にエドワード・S・デイビッドソンとレナード・E・シャーによって執筆されました。[10]
Denelcor, Inc. は、 1982 年にHeterogeneous Element Processor (HEP)でマルチスレッドを導入しました。HEP パイプラインは、同じプロセスからの複数の命令を保持できませんでした。パイプラインには、特定のプロセスからの命令が 1 つだけ存在することが常に許可されていました。特定のプロセスからの命令がパイプをブロックした場合、パイプラインが空になった後も他のプロセスからの命令が続行されます。
ハイパースレッディングの背後にある技術に関する米国特許は、 1994年11月にサン・マイクロシステムズのケネス・オキンに付与されました。当時、CMOSプロセス技術はコスト効率の高い実装を可能にするほど進歩していませんでした。[11]
Intel は、2002 年に Foster MP ベースのXeonで x86 アーキテクチャ プロセッサにハイパースレッディングを実装しました。これは、同年に 3.06 GHz Northwood ベースの Pentium 4 にも搭載され、その後、すべての Pentium 4 HT、Pentium 4 Extreme Edition、および Pentium Extreme Edition プロセッサの機能として残っています。Pentium 4 モデル ラインの後継である Intel Core および Core 2 プロセッサ ライン (2006 年) では、ハイパースレッディングは使用されていませんでした。Coreマイクロアーキテクチャに基づくプロセッサにはハイパースレッディングがありませんでした。これは、Core マイクロアーキテクチャが古いP6 マイクロアーキテクチャの後継であったためです。P6 マイクロアーキテクチャは、Pentium プロセッサの初期のイテレーション、つまりPentium Pro、Pentium II 、およびPentium III (および当時のそれらのCeleronおよびXeon派生製品)で使用されていました。 Windows 2000 SP3 およびWindows XP SP1では、ハイパースレッディングのサポートが追加されました。
インテルは2008年11月にNehalemマイクロアーキテクチャ（Core i7）をリリースし、ハイパースレッディングが復活しました。第1世代のNehalemプロセッサには4つの物理コアがあり、実質的に8スレッドに拡張されました。それ以来、2コアモデルと6コアモデルの両方がリリースされ、それぞれ4スレッドと12スレッドに拡張されました。[12]初期のIntel Atomコアはインオーダープロセッサであり、低電力モバイルPCと低価格デスクトップPC向けにハイパースレッディング機能を備えたものもありました。[13] Itanium 9300は 、強化されたハイパースレッディングテクノロジにより、プロセッサあたり8スレッド（コアあたり2スレッド）で発売されました。次のモデルであるItanium 9500（Poulson）は、12ワイドイシューアーキテクチャを特徴としており、8つのCPUコアがあり、ハイパースレッディングを介してさらに8つの仮想コアをサポートしています。[14] Intel Xeon 5500サーバーチップも双方向ハイパースレッディングを利用しています。[15] [16]
パフォーマンスの主張
インテルによると、最初のハイパースレッディング実装では、同等の非ハイパースレッディングプロセッサよりもダイ面積がわずか5%大きいだけでしたが、パフォーマンスは15～30%向上しました。 [17] [18]インテルは、それ以外は同一の非同時マルチスレッドPentium 4と比較して、最大30%のパフォーマンス向上を主張しています。Tom 's Hardwareは次のように述べています。「場合によっては、HTをオンにして3.0GHzで動作するP4が、HTをオフにして3.6GHzで動作するP4に勝つことさえあります。」[19]インテルはまた、ハイパースレッディング対応のPentium 4プロセッサにより、一部の人工知能アルゴリズムで大幅なパフォーマンス向上が見られると主張しています。
ハイパースレッディングの性能の歴史は、当初は良い点も悪い点もあった。2002年11月のハイパフォーマンスコンピューティングに関するある論評では次のように記されている。[20]
ハイパースレッディングは一部のMPIアプリケーションのパフォーマンスを向上できますが、すべてではありません。クラスターの構成、そして最も重要なクラスターで実行されるアプリケーションの性質に応じて、パフォーマンスの向上は変化したり、マイナスになることもあります。次のステップは、パフォーマンス ツールを使用して、どの領域がパフォーマンスの向上に寄与し、どの領域がパフォーマンスの低下に寄与するかを理解することです。
その結果、パフォーマンスの向上はアプリケーションに大きく依存します。[21]ただし、プロセッサの完全な注意を必要とする 2 つのプログラムを実行する場合、ハイパースレッディング テクノロジを有効にすると、実際には 1 つまたは両方のプログラムの速度がわずかに低下するように見えることがあります。[22]これは、 Pentium 4 の再生システムが貴重な実行リソースを拘束し、2 つのプログラム間でプロセッサ リソースを均等化するため、実行時間が変化するためです。Pentium 4「Prescott」および Xeon「Nocona」プロセッサには、再生システムに必要な実行時間を短縮し、パフォーマンスの低下を完全に克服する再生キューが搭載されました。[23]
2009 年 11 月の Intel の分析によると、ハイパースレッディングのパフォーマンスへの影響は、スレッドの実行によって全体的なスループットが大幅に向上しない場合、全体的なレイテンシの増加につながります。全体的なスループットの向上はアプリケーションによって異なります[21]。言い換えると、ハイパースレッディングによって全体的な処理レイテンシが大幅に増加しますが、ハイパースレッディングによって提供される追加のハードウェア リソース利用を効果的に使用できる同時スレッドが増えるにつれて、悪影響は小さくなります。[24]同様のパフォーマンス分析は、ネットワーク インターフェース コントローラー (NIC )によって生成される割り込み要求の処理など、ネットワーク トラフィックの管理に関連するタスクを処理するためにハイパースレッディングを使用する場合の効果についても利用できます。 [25]別の論文では、ハイパースレッディングを割り込み処理に使用してもパフォーマンスは向上しないと主張しています。[26]
欠点
最初のHTプロセッサがリリースされたとき、多くのオペレーティングシステムはハイパースレッディング技術に最適化されていませんでした（例：Windows 2000や2.4より前のLinux）。[27]
2006年、ハイパースレッディングはエネルギー効率が悪いと批判された。[28]例えば、ARM（低消費電力CPU設計に特化した企業）は、同時マルチスレッドは通常のデュアルコア設計よりも最大46％多くの電力を消費する可能性があると述べた。さらに、SMTではキャッシュスラッシングが42％増加するのに対し、デュアルコアでは37％減少すると主張した。[29]
2010年にARMは将来のチップに同時マルチスレッドを搭載する可能性があると発表したが[30]、2012年の64ビット設計が採用されたため却下された。[31] ARMは2018年にSMTコアを生産した。[32]
2013年、IntelはSilvermontプロセッサコアでSMTを廃止し、アウトオブオーダー実行を採用しました。これは、SMTでコア数を減らすよりも、アウトオブオーダー実行の方がパフォーマンスと電力効率が向上することがわかったためです。[33]
2017年、IntelのSkylakeおよびKaby Lakeプロセッサのハイパースレッディングの実装にバグがあり、データ損失を引き起こす可能性があることが明らかになりました。[34]その後、この問題に対処するために マイクロコードのアップデートがリリースされました。[35]
2019年、 IntelはCoffee Lakeで、最上位のCore i9パーツまたはPentium Gold CPUを除く主流のCore i7デスクトッププロセッサへのハイパースレッディングの組み込みを一時的に中止しました。[36]また、 HTを無効にすることで軽減できる新しいCPU脆弱性攻撃が明らかになったため、ハイパースレッディングを無効にすることを推奨し始めました。 [37]
安全
2005年5月、コリン・パーシバルは、Pentium 4上の悪意のあるスレッドがタイミングベースのサイドチャネル攻撃を使用して、キャッシュを共有する別のスレッドのメモリアクセスパターンを監視し、暗号化情報を盗むことができることを実証しました。これは実際にはタイミング攻撃ではありません。悪意のあるスレッドは自分の実行時間のみを測定します。これに対する潜在的な解決策としては、プロセッサがキャッシュの排除戦略を変更するか、オペレーティングシステムが同じ物理コアで異なる権限を持つスレッドの同時実行を防止することなどがあります。[38] 2018年、OpenBSDオペレーティングシステムは、 Foreshadow/L1TFの脆弱性によって引き起こされた「アプリケーションから他のソフトウェアへのデータ漏洩の可能性を回避するため」ハイパースレッディングを無効にしました。[39] [40] 2019年、一連の脆弱性により、セキュリティ専門家はすべてのデバイスでハイパースレッディングを無効にすることを推奨しました。[41]
参照
参考文献
- ^ Stokes, Jon (2002年10月3日). 「マルチスレッディング、スーパースレッディング、ハイパースレッディング入門」Ars Technica 2～3ページ. 2015年9月30日閲覧。
- ^ Deborah T. Marr、Frank Binns、David L. Hill、Glenn Hinton、David A. Koufaty、J. Alan Miller、Michael Upton (2006 年 12 月 12 日)。「ハイパースレッディング テクノロジのアーキテクチャとマイクロアーキテクチャ」( PDF)。cs.sfu.ca。2015年 9 月 23 日時点のオリジナル(PDF)からアーカイブ。2015 年9 月 30 日閲覧。
- ^ Anand Lal Shimpi (2012年10月5日). 「Haswellフロントエンド - IntelのHaswellアーキテクチャの分析」AnandTech . 2015年9月30日閲覧。
- ^ 「ハイパースレッディング テクノロジ搭載 Intel Pentium 4 3.06GHz CPU: 一石二鳥」 X-bit labs。2014 年 5 月 31 日時点のオリジナルよりアーカイブ。2014年6 月 4 日閲覧。
- ^ 「インテル® ハイパースレッディング・テクノロジー (インテル® HT テクノロジー)」。インテル。 2021年10月24日閲覧。
- ^ HT テクノロジー搭載 Intel Pentium 4 プロセッサの Intel 必須コンポーネント互換性リストには、ハイパースレッディング テクノロジーの最適化を含むオペレーティング システムのリストが含まれています。これらのオペレーティング システムは、Windows XP Professional 64、Windows XP MCE、Windows XP Home、Windows XP Professional、COSIX Linux 4.0、RedHat Linux 9 (Professional および Personal バージョン)、RedFlag Linux Desktop 4.0、SuSe Linux 8.2 (Professional および Personal バージョン) などの Linux の一部のバージョンです。
- ^ 「Intel プロセッサー仕様ファインダー: SL6WK」。
- ^ ab Thomadakis, Michael E. (2011年3月17日). 「NehalemプロセッサとNehalem-EP SMPプラットフォームのアーキテクチャ」(PDF) 。テキサスA&M大学。p. 23。 2014年8月11日時点のオリジナル(PDF)からアーカイブ。 2014年3月21日閲覧。
- ^ ヘネシー、ジョン L.、パターソン、デビッド A. (2017 年 12 月 7 日)。コンピュータ アーキテクチャ: 定量的アプローチ。アサノビッチ、クルステ、バコス、ジェイソン D.、コルウェル、ロバート P.、バッタチャルジー、アビシェク、1984-、コンテ、トーマス M.、1964- (第 6 版)。ケンブリッジ、マサチューセッツ州。ISBN 978-0128119051. OCLC 983459758.
{{cite book}}: CS1 メンテナンス: 場所が見つかりません 発行者 (リンク) - ^ 「パイプラインによって実装されたマルチミニプロセッサ システム」、Leonard Shar および Edward Davidson 著、IEEE Computer、1974 年 2 月、pp. 42-51、第 7 巻 https://www.computer.org/csdl/magazine/co/1974/02/4251/13rRUyoyhIt
- ^ オキン、ケネス（1994年11月1日）、米国特許：5361337 - コンピュータシステムにおけるプロセスの迅速な切り替え方法および装置、2015年9月21日にオリジナルからアーカイブ、 2016年5月24日取得
- ^ 「Intel® Core™ i7 プロセッサー Extreme Edition による究極のゲーム体験」www.intel.com。2008 年 12 月 1 日時点のオリジナルよりアーカイブ。
- ^ 「Intel® Atom™ プロセッサー マイクロアーキテクチャー」。Intel.com。2011 年 3 月 18 日。2011年4 月 5 日に閲覧。
- ^ 「Intel、Itanium Poulsonの新機能を公開」。Tomshardware.com。2011年8月24日。2017年7月2日閲覧。
- ^ 「サーバープロセッサインデックスページ」。Intel.com。2011年3月18日。 2011年4月5日閲覧。
- ^ 「Intel Xeon プロセッサー 5500 シリーズ」。Intel.com。2011年4 月 5 日閲覧。
- ^ 「ハイパースレッディングテクノロジー」(PDF)。Intel Technology Journal 06 ( 1)。2012年2月14日。ISSN 1535-766X。2012年10月19日時点のオリジナル(PDF)からのアーカイブ。
- ^ 「アプリケーションでハイパースレッディング テクノロジの有効性を判断する方法」。software.intel.com。2011 年 4 月 28 日。2010 年 2 月 2 日時点のオリジナルよりアーカイブ。
- ^ 「要約: 場合によっては、P4 3.0HT は 3.6 GHz バージョンよりも優れている: シングル CPU でデュアル操作: ハイパースレッディング テクノロジ搭載の P4 3.06 GHz」。Tomshardware.com。2002 年 11 月 14 日。2011年4 月 5 日閲覧。
- ^ Tau Leng、Rizwan Ali、Jenwei Hsieh、Christopher Stanton (2002 年 11 月)。「高性能コンピューティング クラスターにおけるハイパースレッディングの研究」(PDF)。Dell。p. 4。2012年11 月 12 日に閲覧。
- ^ Joel Hruska (2012 年 7 月 24 日)。「パフォーマンスの最大化: ハイパースレッディングとソフトウェア アップデートの効果の比較」。extremetech.com。2015年3月 2 日閲覧。
- ^ 「CPUパフォーマンス評価 - ベンチマーク - Pentium 4 2.8および3.0」。users.telenet.be。2021年2月24日時点のオリジナルよりアーカイブ。2011年4月12日閲覧。
- ^ 「Replay: NetBurst Core の知られざる機能。15 ページ」。Replay : NetBurst Core の知られざる機能。Xbitlabs。2011 年 5 月 14 日時点のオリジナルよりアーカイブ。2011年4 月 24 日閲覧。
- ^ Valles, Antonio (2009 年 11 月 20 日). 「Intel ハイパースレッディング テクノロジーのパフォーマンスに関する考察」. Intel . 2015 年 2 月 17 日時点のオリジナルよりアーカイブ。2015年2 月 26 日閲覧。
- ^ 「ネットワークのチューニングとパフォーマンス」calomel.org 2013年11月12日。 2015年2月26日閲覧。
- ^ 「Linux カーネル ドキュメント: Linux ネットワーク スタックのスケーリング」。kernel.org。2014年 12 月 1 日。2015 年3 月 2 日に取得。CPU
ごとの負荷は mpstat ユーティリティを使用して監視できますが、ハイパースレッディング (HT) 対応プロセッサでは、各ハイパースレッドが個別の CPU として表されることに注意してください。割り込み処理については、HT は初期テストで利点が見られなかったため、キューの数をシステム内の CPU コアの数に制限してください。
- ^ 「ハイパースレッディング テクノロジ - ハイパースレッディング テクノロジの最適化を含むオペレーティング システム」。Intel.com。2011 年 9 月 19 日。2012 年2 月 29 日に閲覧。
- ^ 持続可能な実践：概念、方法論、ツール、アプリケーション。情報資源管理協会。2013年12月。666ページ。ISBN 9781466648524。
- ^ 「ARM はハイパースレッディングのファンではない」 theinquirer.net。2006 年 8 月 2 日。2009 年 9 月 6 日時点のオリジナルよりアーカイブ。2012 年2 月 29 日閲覧。
{{cite web}}: CS1 メンテナンス: 不適切 URL (リンク) - ^ Jermoluk, Tom (2010 年 10 月 13 日). 「About MIPS and MIPS | TOP500 Supercomputing Sites」. Top500.org . 2011 年 6 月 13 日時点のオリジナルよりアーカイブ。2011年4 月 5 日閲覧。
- ^ 「ARM、サーバーとスマートフォン向けの初の64ビットプロセッサコアを発表」Tech Design Forum、2012年10月30日。
- ^ 「Arm、初のSMT対応Cortexコアを発表 | bit-tech.net」。bit -tech.net 。 2023年12月2日閲覧。
- ^ Rik Myslewski (2013 年 5 月 8 日)。「Intel 初の実用的なモバイル プロセッサ Silvermont の内部」The Register。2014年1 月 13 日閲覧。
- ^ Chirgwin, Richard (2017年6月25日). 「IntelのSkylakeとKaby Lake CPUには厄介なハイパースレッディングのバグがある」The Register . 2017年7月4日閲覧。
- ^ 「Skylake、Kaby Lakeチップにはハイパースレッディングを有効にするとクラッシュするバグがある」Ars Technica 2017年6月26日2017年11月25日閲覧。
- ^ Cutress, Ian (2019年4月23日). 「Intel第9世代Coreプロセッサー：デスクトップおよびモバイル45W CPUすべて発表」. AnandTech .
- ^ Armasu, Lucian (2019年5月14日). 「Intelの新たなSpectreのような欠陥は2008年以降に製造されたチップに影響を与える」。Tom 's Hardware。2019年8月4日時点のオリジナルよりアーカイブ。
- ^ Percival, Colin (2005 年 5 月 14 日). 「Cache Missing for Fun and Profit」(PDF) . Daemonology.net . 2016 年6 月 14 日閲覧。
- ^ 「OpenBSD、CPUデータ漏洩の恐れからIntelのハイパースレッディングを無効化」。2018年8月24日閲覧。
- ^ 「『すべての Intel BIOS で SMT/ハイパースレッディングを無効にする』 - MARC」。marc.info。2018年8 月 24 日閲覧。
- ^ グリーンバーグ、アンディ（2019年5月14日）。「メルトダウン再来：インテルの欠陥でハッカーが何百万台ものPCから秘密を盗み出す」WIRED 。 2019年5月14日閲覧。
外部リンク
- Intel が画期的なプロセッサ設計を実証、2001 年 8 月のプレス リリース
- Intel – ハイパースレッディングの概要
- MSDN マガジンのハイパースレッディング
- Ars Technicaからの紹介記事
- 米国特許番号 4,847,755
- Merom、Conroe、Woodcrest は HyperThreading を失う
- ZDnet: ハイパースレッディングはサーバーのパフォーマンスを低下させると開発者が主張
- ARM はハイパースレッディングのファンではない - SMT ソリューションの問題点を概説
- ハイパースレッディングが実稼働アプリケーションにおけるプロセッサ リソース使用率に与える影響