
クアッドフラットノーリード( QFN ) やデュアルフラットノーリード( DFN )などのフラットノーリードパッケージは、集積回路を物理的かつ電気的にプリント回路基板に接続します。フラットノーリードは、マイクロリードフレーム ( MLF ) や SON ( スモールアウトラインノーリード ) とも呼ばれ、スルーホールなしでIC をPCBの表面に接続するいくつかのパッケージ技術の 1 つである表面実装技術です。フラットノーリードは、平面の銅リードフレーム基板で作られた、ほぼチップスケールのプラスチック封止パッケージです。パッケージ底部の周囲のランドは、PCBへの電気的接続を提供します。[1]フラットノーリードパッケージには、常にではありませんが、通常、露出した熱伝導性パッドが含まれており、 ICから PCB への熱伝導を改善します。熱伝導パッドの金属ビアによって、熱伝達をさらに促進できます。 [2] QFN パッケージは、クアッドフラットパッケージ( QFP ) やボールグリッドアレイ( BGA ) に似ています。
フラットな鉛フリー断面

この図は、リードフレームとワイヤボンディングを備えたフラットなリードなしパッケージの断面を示しています。ボディの設計には、パンチシンギュレーションとソーシンギュレーションの2種類があります。[3]ソーシンギュレーションは、大量のパッケージを部品に切断します。パンチシンギュレーションでは、1つのパッケージが成形されて形作られます。この断面は、サーマルヘッドパッドが取り付けられたソーシンギュレーションボディを示しています。リードフレームは銅合金製で、シリコンダイをサーマルパッドに取り付けるために熱伝導性接着剤が使用されています。シリコンダイは、 直径1~2千本の金線でリードフレームに電気的に接続されています。
鋸で切断されたパッケージのパッドは、パッケージの下部に完全に収まるか、パッケージの端に沿って折り畳まれます。
さまざまなタイプ
一般的な QFN パッケージには、パッケージ内にエアキャビティが設計されたエアキャビティ QFNと、パッケージ内の空気を最小限に抑えた プラスチック成形 QFNの 2 種類があります。
安価なプラスチック成形 QFN は、通常、最大 2~3 GHz までのアプリケーションに限定されます。通常は、プラスチック コンパウンドと銅リード フレームの 2 つの部品のみで構成され、蓋は付いていません。
対照的に、エアキャビティ QFN は通常、銅リードフレーム、プラスチック成形ボディ (オープンで密閉されていない)、セラミックまたはプラスチックの蓋の 3 つの部分で構成されます。構造上、通常はより高価ですが、20~25 GHz までのマイクロ波アプリケーションに使用できます。
QFN パッケージには、1 列の接点または 2 列の接点があります。
利点
このパッケージには、リード インダクタンスの低減、チップ スケールに近い小型フットプリント、薄型プロファイル、軽量など、さまざまな利点があります。また、周辺 I/O パッドを使用して PCB トレースのルーティングを容易にし、露出銅ダイ パッド技術によって優れた熱性能と電気性能を実現します。これらの機能により、QFN は、サイズ、重量、熱性能、電気性能が重要な多くの新しいアプリケーションにとって理想的な選択肢となります。
設計、製造、信頼性の課題
パッケージング技術の向上とコンポーネントの小型化により、設計、製造、信頼性に関する新たな、または予期せぬ問題が発生することがよくあります。これは QFN パッケージの場合に当てはまり、特に新しい非民生用電子機器OEMによる採用の場合に顕著です。
設計と製造
QFN 設計における重要な考慮事項は、パッドとステンシルの設計です。ボンド パッドの設計に関しては、はんだマスク定義 (SMD) または非はんだマスク定義 (NSMD) の 2 つのアプローチがあります。NSMD アプローチでは、はんだが銅パッドの上部と側面の両方に接着できるため、通常はより信頼性の高い接合部が得られます。 [4]また、銅エッチング プロセスは、はんだマスク プロセスよりも一般的に厳密な制御が可能で、より一貫性のある接合部が得られます。[5]これは接合部の熱的および電気的性能に影響を与える可能性があるため、最適なパフォーマンス パラメータについてはパッケージ メーカーに相談すると役立ちます。SMD パッドを使用すると、はんだブリッジの可能性を減らすことができますが、接合部の全体的な信頼性に影響を与える可能性があります。ステンシル設計は、QFN 設計プロセスにおけるもう 1 つの重要なパラメータです。適切な開口部の設計とステンシルの厚さにより、適切な厚さでより一貫性のある接合部 (つまり、ボイド、ガス放出、および浮遊部分が最小限) を実現でき、信頼性が向上します。[6]
製造面でも問題があります。大型の QFN コンポーネントの場合、はんだリフロー中の吸湿が問題になることがあります。パッケージに大量の吸湿があると、リフロー中の加熱によりコンポーネントが過度に反ることがあります。その結果、コンポーネントの角がプリント基板から浮き上がり、不適切な接合部の形成につながることがよくあります。リフロー中の反りの問題のリスクを軽減するには、湿度感度レベル3 以上が推奨されます。[7] QFN 製造に関するその他の問題としては、中央のサーマル パッドの下に過剰なはんだペーストがあるために部品が浮くこと、はんだのボイドが大きいこと、再加工特性が悪いこと、はんだリフロー プロファイルの最適化などがあります。[8]
信頼性
コンポーネントのパッケージングは、多くの場合、消費者向け電子機器市場によって推進されており、自動車や航空などのより信頼性の高い業界はあまり考慮されていません。そのため、QFN などのコンポーネント パッケージ ファミリを高信頼性環境に統合することは困難です。QFN コンポーネントは、はんだ疲労の問題、特に熱サイクルによる熱機械疲労の影響を受けやすいことが知られています。QFN パッケージのスタンドオフが大幅に低いため、リード付きパッケージと比較して熱膨張係数(CTE) の不一致により、熱機械ひずみが大きくなる可能性があります。たとえば、-40 °C ~ 125 °C の加速熱サイクル条件下では、さまざまなクワッド フラット パッケージ(QFP) コンポーネントは 10,000 を超える熱サイクルに耐えることができますが、QFN コンポーネントは 1,000 ~ 3,000 サイクル程度で故障する傾向があります。[7]
歴史的に、信頼性試験は主にJEDECによって推進されてきましたが、[9] [10] [11] [12]これは主にダイと第1レベルの相互接続に焦点を当てています。IPC -9071A [13] は、第2レベルの相互接続(つまり、パッケージからPCB基板)に焦点を当てることでこれに対処しようとしました。この規格の課題は、部品メーカーよりもOEMによって採用されていることです。部品メーカーは、これをアプリケーション固有の問題と見なす傾向があります。その結果、さまざまなQFNパッケージバリアントの信頼性とはんだ疲労挙動を特徴付けるために、多くの実験テストと有限要素解析が行われてきました。[14] [15] [16] [17] [18] [19] [20]
Serebreniら[21]は、熱サイクル下でのQFNはんだ接合部の信頼性を評価するための半解析モデルを提案した。このモデルは、QFNパッケージの有効な機械的特性を生成し、 ChenとNelson [22]が提案したモデルを使用してせん断応力とひずみを計算します。次に、これらの値から散逸ひずみエネルギー密度を決定し、2パラメータワイブル曲線を使用して故障までの特性サイクルを予測するために使用されます。
他のパッケージとの比較
QFN パッケージはクワッド フラット パッケージに似ていますが、リードがパッケージの側面から突出していません。そのため、QFN パッケージを手作業でハンダ付けしたり、ハンダ接合部の品質を検査したり、リードをプローブしたりすることが困難です。
バリエーション
メーカーによって、このパッケージの名称は異なります。ML (マイクロリードフレーム) と FN (フラット ノーリード) のほか、4 辺すべてにパッドがあるバージョン (クワッド) と 2 辺のみにパッドがあるバージョン (デュアル) があり、厚さは標準パッケージの場合は 0.9~1.0 mm、極薄パッケージの場合は 0.4 mm です。略語は次のとおりです。

マイクロ リード フレーム パッケージ(MLP) は、表面実装型電子回路設計で使用される集積回路QFN パッケージのファミリーです。MLPQ (Q はクワッドの略)、MLPM (M はマイクロの略)、MLPD (D はデュアルの略) の 3 つのバージョンがあります。これらのパッケージには通常、熱性能を向上させるために露出したダイ アタッチ パッドが付いています。このパッケージの構造は、チップ スケール パッケージ(CSP) に似ています。MLPD は、スモール アウトライン集積回路(SOIC) パッケージのフットプリント互換の代替品として設計されています。
マイクロ リード フレーム(MLF) は、銅リードフレーム基板を使用したCSPに近いプラスチック カプセル パッケージです。このパッケージは、パッケージの底部の周辺ランドを使用して、プリント回路基板との電気的接続を提供します。ダイ アタッチ パドルはパッケージ表面の底部に露出しており、回路基板に直接はんだ付けしたときに効率的な熱経路を提供します。これにより、ダウン ボンドの使用または導電性ダイ アタッチ材料を介した電気的接続によって、安定した接地も可能になります。
より高密度な接続を可能にする最近の設計バリエーションは、デュアル ロウ マイクロ リード フレーム(DRMLF) パッケージです。これは、最大 164 個の I/O を必要とするデバイス用の 2 列のランドを備えた MLF パッケージです。一般的な用途には、ハード ディスク ドライブ、USB コントローラ、ワイヤレス LAN などがあります。
参照
- チップキャリアチップパッケージとパッケージタイプ一覧
- クアッドフラットパッケージ
参考文献
- ^ ソリッドステートおよび関連製品のアウトラインの設計要件、JEDEC PUBLICATION 95、設計ガイド 4.23
- ^ Bonnie C. Baker、「パッケージの小型化 = 熱に関する課題の増大」、Microchip Technology Inc.
- ^ 「アーカイブコピー」(PDF) 。 2006年8月28日時点のオリジナル(PDF)からアーカイブ。 2008年9月26日閲覧。
{{cite web}}: CS1 maint: アーカイブされたコピーをタイトルとして (リンク) - ^ http://www.dfrsolutions.com/hubfs/Resources/services/Manufacturing-and-Reliability-Challenges-With-QFN.pdf?t=1503583170559 [ベア URL PDF ]
- ^ https://www.microsemi.com/document-portal/doc_view/130006-qfn-an [ベア URL PDF ]
- ^ http://www.dfrsolutions.com/hubfs/Resources/services/Understanding-Criticality-of-Stencil-Aperture-Design-and-Implementation-QFN-Package.pdf [ベア URL PDF ]
- ^ ab http://www.dfrsolutions.com/hubfs/Resources/services/The-Reliability-Challenges-of-QFN-Packaging.pdf?t=1502980151115 [ベア URL PDF ]
- ^ http://www.aimsolder.com/sites/default/files/overcoming_the_challenges_of_the_qfn_package_rev_2013.pdf、Seelig、K.、および Pigeon、K.「QFN パッケージの課題の克服」、SMTAI 会議録、2011 年 10 月。
- ^ JEDEC JESD22-A104D、2005年5月、温度サイクリング
- ^ JEDEC JESD22-A105C、2011年1月、電力および温度サイクル
- ^ JEDEC JESD22-A106B、2004年6月、熱衝撃
- ^ JEDEC JESD22B113、2006 年 3 月、ハンドヘルド電子製品用コンポーネントの相互接続信頼性特性評価のためのボード レベル サイクリング曲げ試験方法
- ^ IPC IPC-9701A、2006年2月、表面実装はんだ接続の性能試験方法および認定要件
- ^ Syed, A. および Kang, W. 「QFN タイプ パッケージのボード レベルのアセンブリと信頼性の考慮」 SMTA 国際会議、2003 年
- ^ Yan Tee, T., et al. 「QFN および PowerQFN パッケージの包括的なボードレベルのはんだ接合部の信頼性モデリングとテスト」 Microelectronics Reliability 43 (2003): 1329–1338。
- ^ Vianco, P. および Neilsen, MK「56 I/O プラスチック クワッドフラット ノーリード (PQFN) パッケージの熱機械的疲労」。SMTA 国際会議、2015 年。
- ^ Wilde, J.、および Zukowski, E.「μBGA と QFN の信頼性の比較分析」。第 8 回マイクロエレクトロニクスとマイクロシステムにおける熱、機械、マルチフィジックスのシミュレーションと実験に関する国際会議、2007 IEEE、2007 年。
- ^ De Vries, J., et al. 「熱サイクルを受けた HVQFN パッケージのはんだ接合部の信頼性」 Microelectronics Reliability 49 (2009): 331-339。
- ^ 17. Li, L. 他「先進 QFN パッケージのボードレベルの信頼性と組み立てプロセス」 SMTA 国際会議、2012 年。
- ^ Birzer, C.、他「アプリケーション固有のボードレベルストレステストによる寿命終了までのリードレス QFN パッケージの信頼性調査」電子部品および技術会議、2006 年。
- ^ Serebreni, M.、Blattau, N.、Sharon, G.、Hillman, C.、Mccluskey, P.「熱サイクル下における QFN パッケージのはんだ接合部の信頼性評価のための半解析的疲労寿命モデル」。SMTA ICSR、2017 年。トロント、オンタリオ州。
- ^ Chen, WT、CW Nelson。「接合部における熱応力」IBM Journal of Research and Development 23.2 (1979): 179-188。
外部リンク
- QFNパッケージの基板実装に関する注意事項
- Amkor TechnologyのMicroLeadFrame®
- Amkor Technologyの QFN パッケージ向けエッジ保護技術
- ChipScale Review は、Wayback Machineマガジン、2000 年 7 月 - 8 月号に 2011 年 9 月 30 日にアーカイブされました。
- リニアテクノロジー - QFN パッケージ ユーザー ガイド
