チップスケールパッケージ

チップスケールパッケージまたはチップスケールパッケージ（CSP ）は、集積回路パッケージの一種です。^[1]

もともと、CSP はチップサイズパッケージングの略語でした。チップサイズのパッケージはごくわずかであるため、この略語の意味はチップスケールパッケージングに適応されました。IPC の標準 J-STD-012、フリップチップおよびチップスケールテクノロジの実装によると、チップスケールとして認定されるためには、パッケージの面積がダイの 1.2 倍以下で、単一ダイの直接表面実装パッケージである必要があります。これらのパッケージを CSP として認定するためによく適用されるもう 1 つの基準は、ボールピッチが 1 mm 以下であることです。

このコンセプトは、1993年に富士通の葛西純一氏と日立電線の村上元氏によって初めて提案されました。しかし、最初のコンセプトのデモンストレーションは三菱電機によって行われました。^[2]

ダイは、フリップチップボールグリッドアレイ（BGA）パッケージングのように、パッドまたはボールが形成されたインターポーザに取り付けられる場合もあれば、パッドがシリコンウェーハ上に直接エッチングまたは印刷されて、シリコンダイのサイズに非常に近いパッケージになる場合もあります。このようなパッケージは、ウェーハレベルパッケージ（WLP）またはウェーハレベルチップスケールパッケージ（WL-CSP）と呼ばれます。WL-CSPは1990年代から開発されており、 Advanced Semiconductor Engineering （ASE）などのいくつかの企業が2000年初頭に量産を開始しました。^[3]^[4]

種類

チップスケールパッケージは次のグループに分類できます。

カスタマイズされたリードフレームベースの CSP (LFCSP)
フレキシブル基板ベースのCSP
フリップチップCSP（FCCSP）
リジッド基板ベースのCSP
ウェーハレベル再配線CSP（WL-CSP）

参考文献

^ 「フリップチップおよびチップスケールパッケージ技術とその応用について」。アプリケーションノート4002。Maxim Integrated Products（現Analog Devices）。2007年4月18日。 2023年2月13日閲覧。
^ Puttlitz, Karl J.; Totta, Paul A. (2012 年 12 月 6 日)。エリアアレイ相互接続ハンドブック。Springer Science+Business Media。p . 702。ISBN 978-1-4615-1389-6。
^ Prior, Brandon (2001年1月22日). 「Wafer Scale Emerging」. EDN . 2016年3月31日閲覧。
^ 「ASE、ウェーハレベルCSPの生産を加速」EDN 2001年10月12日2016年3月31日閲覧。

外部リンク

JEDECによる定義
北欧エレクトロニクスパッケージングガイドライン、第 D 章: チップスケールパッケージング

[1] 「フリップチップおよびチップスケールパッケージ技術とその応用について」。アプリケーションノート4002。Maxim Integrated Products（現Analog Devices）。2007年4月18日。 2023年2月13日閲覧。

[2] Puttlitz, Karl J.; Totta, Paul A. (2012 年 12 月 6 日)。エリアアレイ相互接続ハンドブック。Springer Science+Business Media。p . 702。ISBN 978-1-4615-1389-6。

[3] Prior, Brandon (2001年1月22日). 「Wafer Scale Emerging」. EDN . 2016年3月31日閲覧。

[4] 「ASE、ウェーハレベルCSPの生産を加速」EDN 2001年10月12日2016年3月31日閲覧。