Loading article…
| 一般情報 | |
|---|---|
| 発売 | 1997年 |
| 販売元 | エアバス・ディフェンス・アンド・スペース |
| デザイン： | サン・マイクロシステムズ（オラクル社が買収） （命令セット、オリジナル設計[要説明]） 欧州宇宙機関（ESA） ガイスラー・リサーチ （プロセッサ、派生設計[要説明]） |
| 共通メーカー | |
| パフォーマンス | |
| 最大CPU クロックレート | 150MHz [1]から1500MHz [2] |
| アーキテクチャと分類 | |
| 命令セット | SPARC V8 |
| 物理的仕様 | |
| コア |
|
| 歴史 | |
| 前任者 | ERC32 |
LEON（スペイン語：león（ライオン））は、Sun Microsystemsが開発したSPARC V8命令セットアーキテクチャ（ISA）を実装した耐放射線性 32ビット 中央処理装置（CPU）マイクロプロセッサコアです。当初は、 Sunの関与なしに、欧州宇宙機関（ESA）の一部である欧州宇宙研究技術センター（ESTEC）によって設計されました。後のバージョンは、様々な所有者の下でGaisler Researchによって設計されました。合成可能なVHSICハードウェア記述言語（ VHDL）で記述されています。LEONには、ライセンス料なしで使用できるGNU Lesser General Public License（LGPL）およびGNU General Public License（GPL）のフリーおよびオープンソースソフトウェア（FOSS）ライセンス、またはプロプライエタリ製品に統合するために購入できるプロプライエタリライセンスの2つのライセンスモデルがあります。[3] [4] コアはVHDLジェネリックを通じて構成可能で、研究と商用の両方の環境でシステムオンチップ（SOC）設計に使用されています。[5]
歴史
LEONプロジェクトは、欧州の宇宙プロジェクトで使用される高性能プロセッサの研究と開発を目的として、1997年後半に欧州宇宙機関（ESA）によって開始されました。[6] このプロジェクトの目的は、パフォーマンス、ソフトウェアの互換性、および低いシステムコストの将来の要件を満たすことができる、オープンで移植性があり、独自仕様ではないプロセッサ設計を提供することでした。もう1つの目的は、シングルイベントアップセット（SEU）耐性のある敏感な半導体プロセスで製造できるようにすることでした。SEUが存在する場合でも正しい動作を維持するには、広範なエラー検出およびエラー処理機能が必要でした。目標は、ソフトウェアの介入なしに任意のレジスタで1つのエラーを検出して許容し、組み合わせロジックでのシングルイベントトランジェント（SET）エラーの影響を抑制することでした。
LEON ファミリーには、フォールトトレランスの概念を証明するために 0.25 μm テクノロジで開発された LEONExpress テスト チップで使用された最初の LEON1 VHSIC ハードウェア記述言語 (VHDL) 設計が含まれています。2 番目の LEON2 VHDL 設計は、Atmel (F) のプロセッサ デバイス AT697 およびさまざまなシステム オン チップ デバイスで使用されました。これら 2 つの LEON 実装は ESA によって開発されました。現在 Frontgrade (旧 Aeroflex およびCobham ) の一部である Gaisler Research は、3 番目の LEON3 設計を開発し、第 4 世代 LEON である LEON4 プロセッサの提供を発表しました。[7]
LEON プロセッサ モデルとディストリビューション
LEON プロセッサは、フィールド プログラマブル ゲート アレイ(FPGA)などのプログラマブル ロジックに実装することも、特定用途向け集積回路(ASIC) として製造することもできます。このセクションと後続のサブセクションでは、ソフトIP コアとしての LEON プロセッサに焦点を当て、各プロセッサ バージョンの主な機能と、プロセッサがパッケージ化されているインフラストラクチャ (LEONディストリビューションと呼ばれる) の概要を説明します。
LEON シリーズのすべてのプロセッサは、SPARC V8縮小命令セット コンピュータ(RISC) ISA を使用します。LEON2(-FT) には 5 段パイプラインがあり、後のバージョンには 7 段パイプラインがあります。LEON2 と LEON2-FT は、グラフィカル構成ツールを使用して変更できるシステム オン チップ設計として配布されます。LEON2(-FT) 設計は拡張して他の設計で再利用できます。ただし、その構造では、設計の一部をビルディング ブロックとして再利用したり、設計者が新しい IP コアを設計に簡単に組み込んだりすることを重視していません。
標準のLEON2(-FT)ディストリビューションには、以下のサポートコアが含まれています。[8]
- 割り込みコントローラ
- トレースバッファ付きデバッグサポートユニット
- 24ビット タイマー2個
- 2 つのユニバーサル非同期送受信機(UART)
- 16ビット I/Oポート
- メモリコントローラ。
LEON3、LEON3FT、および LEON4 コアは、通常、GRLIB IP ライブラリと一緒に使用されます。LEON2 ディストリビューションには、複数のターゲット テクノロジで使用できる 1 つのデザインが含まれていますが、GRLIB には、FPGA開発ボード用とASICターゲット用の複数のテンプレート デザインが含まれており、LEON2 ディストリビューションのグラフィカル構成ツールと同様のツールを使用して変更できます。LEON/GRLIB パッケージには、LEON2 ディストリビューションと比較してより多くのコアが含まれており、オンチップのAdvanced Microcontroller Bus Architecture (AMBA) バスへのプラグアンド プレイ(PnP) 拡張も含まれています。GRLIB で使用できる IP コアには、次のものも含まれます。[9]
- 32 ビット PC133同期ダイナミック ランダム アクセス メモリ(SDRAM) コントローラ
- ダイレクト メモリ アクセス(DMA)を備えた32 ビットのPCI ( Peripheral Component Interconnect ) ブリッジ
- 10/100/1000 Mbitイーサネットメディア アクセス制御アドレス ( MAC アドレス)
- 8/16/32 ビットのプログラマブル読み取り専用メモリ(PROM) およびスタティック ランダム アクセス メモリ(SRAM) コントローラ
- 16/32/64 ビット DDR/DDR2 コントローラ
- ユニバーサル シリアル バス ( USB ) 2.0 ホストおよびデバイス コントローラ
- コントローラエリアネットワーク(CAN) コントローラ
- JTAG TAPコントローラ
- シリアル ペリフェラル インターフェイス(SPI) コントローラ
- インターインテグレーテッドサーキット ( I²C ) コントローラ
- 先入れ先出し ( FIFO )を備えた汎用非同期送受信機( UART )
- モジュラータイマーユニット
- 割り込みコントローラ
- 32 ビット汎用 I/O (GPIO) ポート
FPGA設計フロー
LEONからFPGAへの設計フローのドキュメントは、メーカー[10]およびサードパーティのリソースから入手できます。[11]
用語
LEON2/LEON2-FT という用語は、多くの場合、LEON2 システム オン チップ設計を指します。これは、LEON2 プロセッサ コアと、LEON2(-FT) ディストリビューションで使用可能な標準の周辺機器セットを組み合わせたものです。LEON シリーズの後のプロセッサは、幅広い設計で使用されるため、標準の周辺機器セットとそれほど密接に結合されていません。LEON3 および LEON4 の場合、この名前は通常プロセッサ コアのみを指しますが、LEON/GRLIB は完全なシステム オン チップ設計を指すために使用されます。
LEON2 プロセッサ コア
LEON2には以下の特徴があります。
- GNU LGPL は、自由に利用できるソース コードに対する高度な介入の自由度を許可します。
- 構成可能性はプロジェクトの重要な特徴であり、[12] VHDLジェネリックの使用によって実現されています。[13]
- パイプライン化されたインオーダープロセッサのすべての基本機能を提供します。
- これはかなり大きなサイズの VHDL プロジェクトです (周辺 IP コアを含む完全な LEON2 ディストリビューションでは約 90 個のファイル)
LEON2-FT プロセッサコア
LEON2-FTプロセッサは、 LEON2プロセッサのシングルイベントアップ セットフォールトトレラント（FT）バージョンです。フリップフロップは3重のモジュール冗長性によって保護され、すべての内部および外部メモリはEDACまたはパリティビットによって保護されています。このIPには特別なライセンス制限が適用されます（欧州宇宙機関[8]によって配布）。他の衛星の中でも、このプロセッサは2015年のESAの中型実験車両（IXV）[14]や中国の嫦娥4号月着陸船[15]で使用されました。
LEON3 プロセッサコア
LEON3 は、SPARC V8 アーキテクチャに準拠した 32 ビット プロセッサの合成可能な VHDL モデルです。このモデルは高度に構成可能で、特にシステム オン チップ ( SoC ) 設計に適しています。完全なソース コードは GNU GPL ライセンスの下で利用可能であり、ライセンス料なしであらゆる目的で使用できます。LEON3 は独自のライセンスの下でも利用可能であり、独自のアプリケーションで使用できます。
2 つの LEON2 プロセッサ モデルと LEON3 にはいくつかの違いがあります。LEON3 にはSMPサポートと 7 ステージ パイプラインが含まれていますが、LEON2 は SMP をサポートしておらず、5 ステージ パイプラインを備えています。
LEON3FTプロセッサコア
LEON3FT は、標準 LEON3 SPARC V8 プロセッサのフォールト トレラント バージョンです。厳しい宇宙環境での動作向けに設計されており、すべてのオンチップ RAM メモリのシングル イベント アップセット(SEU) エラーを検出して修正する機能を備えています。LEON3FT プロセッサは、標準 LEON3 プロセッサのほとんどの機能をサポートし、さらに次の機能が追加されています。
- レジスタファイルSEU エラー訂正 (32 ビットワードあたり最大 4 つのエラー)
- キャッシュメモリのエラー訂正（タグまたは32ビットワードあたり最大4つのエラー）
- 自律的かつソフトウェア透過的なエラー処理
- エラー検出や訂正によるタイミングへの影響なし
標準LEON3プロセッサの以下の機能はLEON3FTではサポートされていません。
- ローカルスクラッチパッド RAM (命令用でもデータ用でもない)
- キャッシュロック
- LRR (最も最近置換された)キャッシュ置換アルゴリズム
LEON3FT コアは、GRLIP IP ライブラリの特別な FT バージョンとともに配布されます。ネットリストの配布のみ可能です。
LEON3FT-RTAXと呼ばれるFPGA実装が重要な宇宙アプリケーション向けに提案されました。[16]、しかし中止されました。
LEON4 プロセッサコア
2010年1月、LEONプロセッサの第4バージョンがリリースされました。[7]このリリースには次の新機能があります。
- パイプラインに静的分岐予測を追加
- オプションのレベル2キャッシュ
- AMBA AHBインターフェースへの 64 ビットまたは 128 ビット パス
- より高いパフォーマンスが可能 (メーカーの発表値: LEON3 の 1.4 DMIPS /MHz に対して 1.7 DMIPS/MHz)
- 放射線耐性強化。[1]
LEON5 プロセッサコア
開発中。[17]
リアルタイムOSサポート
LEONコアをサポートするリアルタイムオペレーティングシステムは現在、 RTLinux、PikeOS、eCos、RTEMS、Nucleus、ThreadX、OpenComRTOS、VxWorks（Gaisler Researchによる移植）、LynxOS（これもGaisler Researchによる移植）、POK [18] （ BSDライセンスでリリースされた無料のARINC653実装）、およびORK+（ Ravenscar Profileを使用した高信頼性リアルタイムアプリケーション用のオープンソースのリアルタイムカーネル）[19]、LinuxなしでLinuxソフトウェアを使用できるオープンソースの設定可能なリアルタイムOSであるEmbox [20]です。
参照
.svg/500px-Free_and_open-source_software_logo_(2009).svg.png){kind=logo}
参考文献
- ^ ab 「クアッドコア LEON4 次世代マイクロプロセッサ評価ボード GR-CPCI-LEON4-N2X」(PDF)。Aeroflex Gaisler AB。
- ^ 「LEON4 プロセッサ」。Cobham Gaisler Plc。2021年 1 月 12 日閲覧。FPGA
では最大 150 MHz、32 nm ASIC では最大 1500 MHz
- ^ Clarke, Peter (2000-03-06). 「欧州宇宙機関が無料の SPARC のようなコアを発表」. EE Times .
- ^ Clarke, Peter (2005-02-24). 「無料の SPARC プロセッサ開発者が「商用」へ」. EE Times .
- ^ Staunton, Declan. 「商用 ASIC におけるオープンソース プロセッサの有効利用」。デザインと再利用。
- ^ Andersson, J.; Gaisler, J.; Weigand, R. (2010). 次世代多目的マイクロプロセッサ(PDF) . DAta Systems In Aerospace 2010 (DASIA2010) . 2020-03-17に取得。
- ^ ab 「Aeroflex Gaisler、次世代 LEON プロセッサを発表」(プレスリリース)。Aeroflex Gaisler。2010 年 1 月 27 日。
- ^ ab "LEON2-FT".欧州宇宙機関。
- ^ 「GRLIB IP ライブラリ」。Cobham Gaisler . 2020 年 3 月 17 日閲覧。
- ^ 「GRLIB IP ライブラリ ユーザーズ マニュアル」(PDF)。Cobham Gaisler。2019 年 11 月。
- ^ Buttelmann, Lutz. 「ModelsimでLEON3 VHDLシミュレーションを設定する方法」(PDF)。2016年3月4日時点のオリジナル(PDF)からアーカイブ。
- ^ 「システムオンチップ（SOC）開発」ESA Microelectronics。
- ^ 「Leon3 プロセッサ」。Gaisler Research。2007年 6 月 28 日時点のオリジナルよりアーカイブ。
- ^ 「LEON: ヨーロッパが開発した宇宙チップ」SpaceDaily . 2013年1月10日。
- ^ 「嫦娥4号着陸船」欧州宇宙機関。 2019年7月18日閲覧。
- ^ 「LEON3FT-RTAXフォールトトレラントプロセッサ」。Frontgrade Gaisler 。 2023年6月1日閲覧。
- ^ 「LEON5」. www.gaisler.com .
- ^ 「POK、安全な組み込みシステム向けのリアルタイムカーネル」。
- ^ “ORK+”. STRASTグループ. 2022年4月7日時点のオリジナルよりアーカイブ。 2014年11月13日閲覧。
- ^ 「Embox | リアルタイムオペレーティングシステム」。
外部リンク
- SPARC: Curlieのオープンソース
- コブハム・ガイスラー
- GR740: ESA 次世代マイクロプロセッサ (NGMP)
- Cobham: 放射線耐性ソリューションと高信頼性コンポーネント
- LEON3チュートリアル
- SPARC アーキテクチャ上の GNU/Linux と LEON へのオリジナル移植