デジタル信号プロセッサ

デジタル信号プロセッサ（DSP）は、デジタル信号処理の運用ニーズに合わせて最適化されたアーキテクチャを備えた特殊なマイクロプロセッサチップです。^{[1] ：104–107  [2]} DSPは、金属酸化膜半導体（MOS）集積回路チップ上に製造されています。 ^{[3] [4]} DSPは、オーディオ信号処理、電気通信、デジタル画像処理、レーダー、ソナー、音声認識システム、および携帯電話、ディスクドライブ、高精細テレビ（HDTV）製品などの一般的な民生用電子機器に広く使用されています。 ^[3]

DSPの目的は通常、連続した現実世界のアナログ信号を測定、フィルタリング、または圧縮することです。ほとんどの汎用マイクロプロセッサはデジタル信号処理アルゴリズムも正常に実行できますが、そのような処理をリアルタイムで継続的に実行できない場合があります。また、専用のDSPは通常、電力効率が優れているため、電力消費の制約があるため、携帯電話などのポータブルデバイスに適しています。^[5] DSPは、複数のデータまたは命令を同時にフェッチできる 特別なメモリアーキテクチャを使用することがよくあります。

デジタル信号処理 (DSP)アルゴリズムでは、通常、一連のデータ サンプルに対して多数の数学的演算を迅速かつ繰り返し実行する必要があります。信号 (オーディオ センサーやビデオ センサーなど) は、常にアナログからデジタルに変換され、デジタルで操作されてから、再びアナログ形式に変換されます。多くの DSP アプリケーションには、レイテンシに関する制約があります。つまり、システムが機能するには、DSP 操作が一定の時間内に完了する必要があり、遅延 (またはバッチ) 処理は実行できません。

汎用マイクロプロセッサとオペレーティングシステムのほとんどはDSPアルゴリズムを正常に実行できますが、電力効率の制約があるため、携帯電話やPDAなどのポータブルデバイスでの使用には適していません。^[5]ただし、専用のDSPは、パフォーマンスが向上し、レイテンシが低く、特殊な冷却装置や大型バッテリーを必要としない、低コストのソリューションを提供する傾向があります。^{[引用が必要]}

このような性能向上により、商用通信衛星にデジタル信号処理が導入されました。アップリンク信号を受信して​​処理し、ダウンリンク用に準備するために、数百または数千のアナログフィルター、スイッチ、周波数変換器などが必要でしたが、これらは専用のDSPに置き換えることができ、衛星の重量、消費電力、製造の複雑さ/コスト、信頼性、運用の柔軟性に大きなメリットがあります。たとえば、2018年に打ち上げられたオペレーターSESのSES-12衛星とSES-14衛星は、どちらもエアバス・ディフェンス・アンド・スペース社によって製造され、容量の25%にDSPが使用されました。^[6]

DSP のアーキテクチャは、デジタル信号処理に特化して最適化されています。信号処理がシステムの唯一のタスクになることはめったにないため、ほとんどの DSP はアプリケーション プロセッサまたはマイクロコントローラの機能もいくつかサポートしています。DSP アルゴリズムを最適化するのに役立つ機能のいくつかを以下に概説します。

汎用プロセッサの標準では、DSP 命令セットは多くの場合、非常に不規則です。従来の命令セットは、より幅広い操作を実行できるより一般的な命令で構成されていますが、デジタル信号処理用に最適化された命令セットには、DSP 計算で頻繁に発生する一般的な数学的操作の命令が含まれています。従来の命令セットと DSP 最適化命令セットはどちらも任意の操作を計算できますが、計算に複数のARMまたはx86命令を必要とする操作でも、DSP 最適化命令セットでは 1 つの命令しか必要としない場合があります。

ソフトウェア アーキテクチャへの影響の 1 つは、基本的なアルゴリズムを処理するために高度なコンパイラ テクノロジに頼るのではなく、手動で最適化されたアセンブリ コード ルーチン(アセンブリ プログラム) が、再利用のためにライブラリにパッケージ化されることが多いことです。最新のコンパイラ最適化を使用しても、手動で最適化されたアセンブリ コードの方が効率的であり、DSP 計算に関係する多くの一般的なアルゴリズムは、アーキテクチャ最適化を最大限に活用するために手動で記述されています。

• 乗算累算（MAC、融合乗算加算、FMAを含む）演算
  • あらゆる種類の行列演算 に広く使用される
    • フィルタリングのための畳み込み
    • ドット積
    • 多項式評価
  • 基本的なDSPアルゴリズムは乗算累積性能に大きく依存する
    • FIRフィルタ
    • 高速フーリエ変換(FFT)
• 関連する指示:
  • SIMD
  • ＶＬＩＷ
• リングバッファ内のモジュロアドレッシングとFFT相互参照用のビット反転アドレッシングモードのための特殊命令
• DSP は、ハードウェアを簡素化し、コーディング効率を高めるために、時間定常エンコーディングを使用することがあります。^{[引用が必要]}
• 複数の演算ユニットでは、命令サイクルごとに複数のアクセスをサポートするメモリアーキテクチャが必要になる場合があります。通常、2つの別々のデータバスからの2つのデータ値の読み取りと、次の命令（命令キャッシュまたは3番目のプログラムメモリから）の同時読み取りをサポートします。^{[7] [8] [9] [10]}
• 特別なループ制御、例えば、命令フェッチや終了テストのオーバーヘッドなしに、非常にタイトなループ内で少数の命令ワードを実行するためのアーキテクチャサポート（ゼロオーバーヘッドループ^{[11] [12]}やハードウェアループバッファ^{[13] [14]など）}

• 飽和演算では、オーバーフローを生成する演算は、ラップアラウンドせずにレジスタが保持できる最大値 (または最小値) で累積します (最大値 + 1 は、多くの汎用 CPU のように最小値にオーバーフローせず、最大値に留まります)。さまざまなスティッキー ビット操作モードが利用できる場合もあります。
• 固定小数点演算は、演算処理を高速化するためによく使用されます。
• パイプラインの利点を高めるためのシングルサイクル操作。

• データパスに直接統合された浮動小数点ユニット
• パイプラインアーキテクチャ
• 高度に並列化された乗算器・累算器（MAC ユニット）
• ハードウェア制御のループ処理により、ループ処理に必要なオーバーヘッドを削減または排除します。

DSP は通常、ストリーミング データ用に最適化されており、ハーバード アーキテクチャや修正フォン ノイマン アーキテクチャなど、複数のデータや命令を同時にフェッチできる特殊なメモリ アーキテクチャを使用します。これらのアーキテクチャでは、別々のプログラム メモリとデータ メモリが使用されます (複数のデータ バスで同時にアクセスされる場合もあります)。

DSP は、キャッシュ階層とそれに伴う遅延を認識するために、サポート コードに依存する場合があります。これは、パフォーマンスを向上させるためのトレードオフです^{[明確化が必要]}。さらに、DMAが広範に使用されます。

DSP はマルチタスク オペレーティング システムを使用することが多いですが、仮想メモリやメモリ保護はサポートされていません。仮想メモリを使用するオペレーティング システムでは、プロセス間のコンテキスト切り替えに時間がかかるため、レイテンシが増加します。

• ハードウェアモジュロアドレッシング
  • ラッピングをテストすることなく循環バッファを実装できる
• ビット反転アドレッシング、特殊なアドレッシングモード
  • FFTの計算に便利
• メモリ管理ユニットの除外
• アドレス生成ユニット

1976年、リチャード・ウィギンズはテキサス・インスツルメンツのダラス研究施設でポール・ブリードラブ、ラリー・ブランティンガム、ジーン・フランツにスピーク＆スペルのコンセプトを提案した。2年後の1978年、彼らは最初のスピーク＆スペルを製作した。その技術の中心となったのは業界初のデジタル信号プロセッサであるTMS5100 [ ^15]だった。また、線形予測符号化を使用して音声合成を実行する最初のチップであるなど、他のマイルストーンも設定しました^[16]。このチップは7μm PMOS製造プロセスで実現しました^[17]。

1978年、アメリカン・マイクロシステムズ（AMI）はS2811を発売した。^{[3] [4]} AMI S2811「信号処理周辺機器」は、後の多くのDSPと同様に、ハードウェア乗算器を備えており、1つの命令で乗算・累算演算を実行できる。 ^[18] S2281は、DSPとして特別に設計された最初の集積回路チップであり、それまで大量生産されていなかった技術である垂直金属酸化膜半導体（ VMOS 、V溝MOS）を使用して製造された。 ^{[4]これは、}モトローラ6800用のマイクロプロセッサ周辺機器として設計され、^[3]ホストによって初期化する必要があった。S2811は市場で成功しなかった。

1979年、インテルは「アナログ信号プロセッサ」として2920をリリースしました。^[19]オンチップADC/DACと内部信号プロセッサを搭載していましたが、ハードウェア乗算器がなく、市場では成功しませんでした。

1980年、最初のスタンドアロンの完全なDSPである、改良されたハーバードアーキテクチャに基づく日本電気のNEC μPD7720 ^[20]とAT&TのDSP1が、国際固体回路会議'80で発表されました。両方のプロセッサは、公衆交換電話網（PSTN）通信の研究からヒントを得ました。音声帯域アプリケーション用に導入されたμPD7720は、商業的に最も成功した初期のDSPの1つでした。^[3]

Altamira DX-1 は、遅延分岐と分岐予測を備えた 4 倍整数パイプラインを採用した、もう 1 つの初期の DSP でした。^{[引用が必要]}

テキサス インスツルメンツ (TI) が製造した別の DSP、 1983 年に発表されたTMS32010は、さらに大きな成功を収めました。ハーバード アーキテクチャに基づいていたため、命令メモリとデータ メモリが別々でした。ロード アンド アキュムレートや乗算 アンド アキュムレートなどの命令を含む特別な命令セットがすでにありました。16 ビットの数値を処理でき、乗算と加算の演算に 390 ns 必要でした。現在、TI は汎用 DSP の市場リーダーです。

約 5 年後、第 2 世代の DSP が普及し始めました。この世代の DSP には、2 つのオペランドを同時に保存するための 3 つのメモリがあり、タイトなループを高速化するハードウェアが組み込まれていました。また、ループ アドレス指定が可能なアドレス指定ユニットもありました。一部の DSP は 24 ビットの変数で動作し、一般的なモデルでは MAC に約 21 ns しかかかりませんでした。この世代の製品には、たとえば AT&T DSP16A やMotorola 56000などがあります。

第 3 世代の主な改善点は、データ パスにアプリケーション固有のユニットと命令が登場したことです。また、コプロセッサとして登場したこともあります。これらのユニットにより、フーリエ変換や行列演算など、非常に特殊でありながら複雑な数学的問題を直接ハードウェアで高速化できるようになりました。Motorola MC68356 などのチップには、並列に動作するために複数のプロセッサ コアが搭載されていました。1995 年の他の DSP には、TI TMS320C541 や TMS 320C80 があります。

第 4 世代の特徴は、命令セットと命令のエンコード/デコードの変更です。SIMD 拡張機能が追加され、VLIW とスーパースカラー アーキテクチャが登場しました。いつものようにクロック速度が向上し、3 ns の MAC が可能になりました。

最新のシグナル プロセッサは、より優れたパフォーマンスを発揮します。これは、設計ルールの緩和、高速アクセスの 2 レベル キャッシュ、(E) DMA回路、より広いバス システムなどの技術的およびアーキテクチャ的進歩によるところが大きいです。すべての DSP が同じ速度を提供するわけではなく、さまざまなシグナル プロセッサが存在し、それぞれが特定のタスクに適しており、価格は約 1.50 ドルから 300 ドルの範囲です。

Texas Instruments は、クロック速度 1.2 GHz で、命令キャッシュとデータ キャッシュを別々に実装したC6000シリーズ DSP を製造しています。また、8 MiB の 2 次レベル キャッシュと 64 の EDMA チャネルも備えています。最上位モデルは、8000 MIPS ( 1 秒あたり百万命令) の性能を備え、VLIW (非常に長い命令語)を使用し、クロック サイクルごとに 8 つの操作を実行し、幅広い外部周辺機器やさまざまなバス (PCI/シリアルなど) と互換性があります。TMS320C6474 チップにはそれぞれ 3 つの DSP があり、最新世代の C6000 チップは浮動小数点処理と固定小数点処理をサポートしています。

Freescale は、マルチコア DSP ファミリである MSC81xx を製造しています。MSC81xx は StarCore アーキテクチャ プロセッサをベースとしており、最新の MSC8144 DSP は 4 つのプログラム可能な SC3400 StarCore DSP コアを組み合わせています。各 SC3400 StarCore DSP コアのクロック速度は 1 GHz です。

XMOS は、DSP 操作に適したマルチコア マルチスレッド プロセッサ ラインを製造しています。これらのプロセッサは、400 MIPS から 1600 MIPS までさまざまな速度で提供されています。プロセッサは、コアごとに最大 8 つのリアルタイム スレッドを可能にするマルチスレッド アーキテクチャを備えているため、4 コア デバイスは最大 32 のリアルタイム スレッドをサポートします。スレッドは、最大 80 Mbit/s の能力を持つバッファ チャネルを使用して相互に通信します。これらのデバイスは C で簡単にプログラムでき、従来のマイクロ コントローラと FPGA の間のギャップを埋めることを目的としています。

CEVA, Inc. は、 3 つの異なる DSP ファミリを製造し、ライセンス供与しています。おそらく最もよく知られ、最も広く導入されているのは、16 ビットまたは 32 ビットのワード幅とシングルまたはデュアルMACを備えた、従来のメモリベースのアーキテクチャである CEVA-TeakLite DSP ファミリです。CEVA-X DSP ファミリは、VLIW と SIMD アーキテクチャの組み合わせを提供し、ファミリのさまざまなメンバーはデュアルまたはクアッド 16 ビット MAC を提供します。CEVA-XC DSP ファミリは、ソフトウェア定義無線 (SDR)モデム設計を対象としており、32 個の 16 ビット MAC を備えた VLIW とベクター アーキテクチャの独自の組み合わせを活用しています。

アナログ・デバイセズは、 SHARCベースのDSPを製造しており、その性能は66MHz/ 198MFLOPS（1秒あたり100万回の浮動小数点演算）から400MHz/2400MFLOPSまでの範囲である。一部のモデルは、複数の乗算器とALU、SIMD命令、オーディオ処理専用のコンポーネントと周辺機器をサポートしている。組み込みデジタル信号プロセッサのBlackfinファミリは、DSPの機能と汎用プロセッサの機能を組み合わせている。その結果、これらのプロセッサは、リアルタイムデータで動作しながら、μCLinux、velocity、Nucleus RTOSなどのシンプルなオペレーティングシステムを実行できる。SHARCベースのADSP-210xxは、遅延分岐と非遅延分岐の両方を提供する。^[21]

NXP Semiconductors は、オーディオおよびビデオ処理に最適化されたTriMedia VLIWテクノロジに基づく DSP を製造しています。一部の製品では、DSP コアはSoC内の固定機能ブロックとして隠されていますが、NXP は柔軟なシングル コア メディア プロセッサも提供しています。TriMedia メディア プロセッサは、固定小数点演算と浮動小数点演算の両方をサポートし、複雑なフィルタやエントロピー コーディングを処理するための特定の命令を備えています。

CSR は、スキャナやコピー機のアプリケーション向けのドキュメント画像データの処理に最適化された 1 つ以上のカスタム イメージング DSP を搭載した Quatro ファミリの SoC を製造しています。

Microchip Technology は、 PIC24 ベースの dsPIC DSP 製品ラインを製造しています。2004 年に発表された dsPIC は、モーター制御や電源など、真の DSP と真のマイクロコントローラを必要とするアプリケーション向けに設計されています。dsPIC は最大 40MIPS で動作し、16 ビット固定小数点 MAC、ビット反転およびモジュロ アドレス指定、DMA をサポートしています。

ほとんどの DSP は固定小数点演算を使用します。これは、実際の信号処理では浮動小数点によって提供される追加範囲は必要なく、ハードウェアの複雑さが軽減されるため、速度とコストの面で大きなメリットがあるためです。浮動小数点 DSP は、広いダイナミック レンジが必要なアプリケーションでは非常に貴重です。製品開発者は、浮動小数点 DSP を使用して、より高価なハードウェアと引き換えにソフトウェア開発のコストと複雑さを軽減することもできます。これは、一般に浮動小数点の方がアルゴリズムを実装しやすいためです。

一般的に、DSP は専用の集積回路ですが、フィールド プログラマブル ゲート アレイチップ (FPGA)を使用して DSP 機能を実現することもできます。

組み込み汎用 RISC プロセッサは、機能面でますます DSP に似たものになっています。たとえば、OMAP3プロセッサには、 ARM Cortex-A8と C6000 DSP が含まれています。

通信分野では、DSP 機能と H/W アクセラレーション機能の両方を融合した新しいタイプの DSP が主流になりつつあります。このようなモデム プロセッサには、ASOCS ModemX や CEVA の XC4000 などがあります。

2018年5月、中国電子科技集団の南京電子技術研究所が設計した華瑞2号が検収された。処理速度は0.4TFLOPSで、現在主流のDSPチップよりも優れた性能を発揮する。^{[22]設計チームは、TFLOPSレベルの処理速度と}人工知能のサポートを備えた華瑞3号の開発に着手した。^[23]

• デジタル信号コントローラ
• グラフィックス処理ユニット
• システムオンチップ
• ハードウェアアクセラレーション
• ビジョン処理ユニット
• MDSP – マルチプロセッサDSP
• オープンCL
• サウンドカード

• DSPオンラインブック
• DSP 向けプロセッサのポケット ガイド - Berkeley Design Technology, INC