VIAナノ

VIAナノ
一般情報
販売元	VIAテクノロジーズ
デザイン：	ケンタウロステクノロジー
一般的なメーカー	富士通; TSMC;
パフォーマンス
FSB速度	533MHz～1066MHz
キャッシュ
L1キャッシュ	64 KiB 命令 + コアあたり 64 KiB データ
L2キャッシュ	コアあたり1 MiB、排他的
アーキテクチャと分類
テクノロジーノード	40nm～65nm
マイクロアーキテクチャ	イザヤ経由
命令セット	IA-32、x86-64
拡張機能	MMX、SSE、SSE2、SSE3、SSSE3、SSE4.1 (3000、X2、クアッドコア)、SSE4.2 (C)、PadLock (AES、RNG、SHA);
物理的仕様
コア	1、2、4;
パッケージ	ボールグリッドアレイ（はんだ付け）;
製品、モデル、バリエーション
コア名	イザヤ（CN）;
歴史
前任者	C7経由

VIA Nano（旧コード名 VIA Isaiah）は、パーソナルコンピュータ用の64ビット CPUです。VIA Nanoは、CPU部門であるCentaur Technologyによる5年間の開発^{[1]を経て、2008年に}VIA Technologiesによってリリースされました。この新しいIsaiah 64ビットアーキテクチャはゼロから設計され、2008年1月24日に発表され、^[2]^[3]^[4]^[5] 5月29日に低電圧版とNanoブランド名で発売されました。^{[6]このプロセッサは、低電力機器の効率を高めるために設計されたVIA固有の}x86拡張機能を多数サポートしています。

歴史

IntelやAMDとは異なり、VIAはCPUコアごとに2つの異なる開発コード名を使用しています。この場合、コード名「CN」は米国のCentaur Technologyによって使用されました。台湾のVIAでは聖書の名前がコードとして使用されており、この特定のプロセッサとアーキテクチャにはIsaiahが選択されました。VIA Isaiahは、同等のクロック速度で前世代のVIA Estherよりも整数性能が2倍、浮動小数点性能が4倍になると予想されています。消費電力も前世代のVIA CPUと同等になると予想されており、熱設計電力は5Wから25Wの範囲です。^[7]完全に新しい設計であるIsaiahアーキテクチャは、暗号化拡張機能を保持しながら、その前身であるVIA C7ラインでは利用できなかったx86-64命令セットやx86仮想化などの機能をサポートするように構築されました。いくつかの独立したテストでは、VIA NanoがさまざまなワークロードでシングルコアのIntel Atomよりも優れたパフォーマンスを発揮することが示されました。 ^[8]^[9]^[10] 2008年のArs Technicaのテストでは、VIA NanoのCPUIDがIntelに変更された後、メモリサブシステムのパフォーマンスが大幅に向上しました。これは、ベンチマークソフトウェアがコードパスを選択するためにCPUが実際にサポートする機能ではなく、CPUIDのみをチェックしている可能性を示唆しています。使用されたベンチマークソフトウェアは、VIA Nanoのリリース前にリリースされていました。^[11]

2009年11月3日、VIAはNano 3000シリーズを発売しました。VIAは、これらのモデルはNano 1000および2000シリーズよりも20%のパフォーマンス向上と20%のエネルギー効率を実現できると主張しています。^[12] VIAが実施したベンチマークでは、1.6GHzの3000シリーズNanoは、老朽化したIntel Atom N270よりも約40～54%優れた性能を発揮できると主張しています。^[13] 3000シリーズでは、Intel Core 2アーキテクチャの45nmリビジョンで初めて導入されたSSE4 SIMD命令セット拡張が追加されています。

2011年11月11日、VIAは初のデュアルコアpico-itxメインボードを搭載したVIA Nano X2デュアルコアプロセッサをリリースしました。VIA Nano X2は40nmプロセスで製造され、現代の浮動小数点依存アプリケーションに不可欠なSSE4 SIMD命令セット拡張をサポートしています。^[14] VIAは、クロックが50%高いIntelのAtomと比較して30%高いパフォーマンスを主張しています。^[15]

2014年から発売されたZhaoxin合弁プロセッサは、VIA Nanoシリーズをベースにしています。

特徴

x86-64命令セット
クロック速度 1GHz～2GHz
バス速度 533 MHzまたは 800 MHz (Nano x2 の場合は 1066 MHz)
コアあたり64KBのデータと64KBの命令L1キャッシュと1MBのL2キャッシュ。 ^[16]
65 nm製造プロセス（Nano x2の場合は40 nm）
スーパースカラのアウトオブオーダー命令実行
MMX、SSE、SSE2、SSE3、SSSE3、SSE4命令セットのサポート
Intel 互換実装によるx86 仮想化のサポート(手順 3 の前に無効)
ECCメモリのサポート
VIA C7およびVIA Edenとピン互換

アーキテクチャの概要

アウトオブオーダーおよびスーパースカラー設計: インオーダーであった前身の VIA C7 プロセッサよりもはるかに優れたパフォーマンスを提供します。これにより、Isaiah アーキテクチャは AMD および Intel の同年の提供製品と同等になります。
命令の融合: プロセッサが複数の命令を 1 つに結合して、パフォーマンスを向上させ、消費電力を削減できるようにします。この手法は、Atom プロセッサで使用されるアプローチに似ており、命令をより小さな単位に分割するよりも効率的です。
改良された分岐予測: 2 つのパイプラインステージで 8 つの予測子を使用します。
CPU キャッシュ設計: 排他的キャッシュ設計とは、L1 キャッシュの内容が L2 キャッシュに複製されず、合計キャッシュが大きくなっていることを意味します。
データプリフェッチ: L2 キャッシュをロードする前に特別な 64 ラインキャッシュをロードすることと、L1 キャッシュに直接ロードすることの両方を含む、データプリフェッチの新しいメカニズムを組み込みます。
- Intel の 3 ～ 5 サイクルとは対照的に、サイクルごとに4 つのx86 命令をフェッチします。
- 実行ユニットに3つのマイクロオペレーション/クロックを発行する
メモリアクセス: 小さなストアを大きなロードデータにマージします。
実行ユニット: 7 つの実行ユニットが利用可能で、クロックごとに最大 7 つのマイクロオペレーションを実行できます。
- 2つの整数ユニット（ALU1とALU2）
  - ALU1 は機能が完全ですが、ALU2 には使用頻度の低い命令がいくつか欠けているため、アドレス計算などのタスクに適しています。
- 2 つのストアユニット。1 つはアドレスストア用、もう 1 つはVIAに従ったデータストア用です。
- 1つの負荷ユニット
- 128 ビット幅のデータパスを持つ 2 つのメディアユニット (MEDIA-A と MEDIA-B) は、4 つの単精度演算または 2 つの倍精度演算をサポートします。メディア計算は、 2 つのメディアユニットの使用を指します。
  - MEDIA-A は、浮動小数点の「加算」命令 (単精度と倍精度の場合は 2 クロックの遅延)、整数 SIMD、暗号化、除算、平方根を実行します。
  - MEDIA-B は浮動小数点の「乗算」命令を実行します (単精度の場合は 2 クロックのレイテンシ、倍精度の場合は 3 クロックのレイテンシ)。
  - 2 つのメディアユニットで導入された並列処理により、メディア計算では 1 クロックあたり 4 つの「加算」命令と 4 つの「乗算」命令を提供できます。
- これまでの x86 プロセッサの中で最も低いクロック遅延を備えた FP 加算の新しい実装。
- ほぼすべての整数SIMD命令は 1 クロックで実行されます。
- MMX、SSE、SSE2、SSE3、SSSE3マルチメディア命令セットを実装
- SSE4.1マルチメディア命令セットを実装（VIA Nano 3000シリーズ）
- SSE4.1マルチメディア命令セットを実装（VIA Nano x2シリーズ）
電源管理: 非常に低い電力しか必要としないだけでなく、多くの新機能が含まれています。
- 新しい C6 電源状態が含まれます (キャッシュがフラッシュされ、内部状態が保存され、コア電圧がオフになります)。
- 適応型 P 状態制御: 実行を停止せずにパフォーマンス状態と電圧状態を遷移します。
- アダプティブオーバークロック: プロセッサコアの温度が低い場合に自動的にオーバークロックします。
- 適応型熱制限: ユーザーが事前に定義した温度を維持するためにプロセッサを調整します。
暗号化: VIA PadLockエンジンを搭載
- AES暗号化、セキュアハッシュアルゴリズムSHA-1およびSHA-256、乱数生成のハードウェアサポート

参照

参考文献

^ 「VIA、2008年第1四半期に新プロセッサアーキテクチャを発表」。DigiTimes 。 2008年12月3日時点のオリジナルよりアーカイブ。2007年7月25日閲覧。
^ Stokes, Jon (2008 年 1 月 23 日). 「Isaiah が明らかに: VIA の新しい低電力アーキテクチャ」. Ars Technica. 2008 年 1 月 27 日時点のオリジナルよりアーカイブ。2008 年1 月 24 日閲覧。
^ Bennett, Kyle (2008年1月24日). 「VIAの新しいCentaurが設計したIsaiah CPUアーキテクチャ」. [H]ard|OCP. 2011年7月19日時点のオリジナルよりアーカイブ。 2008年1月24日閲覧。
^ 「Via が 64 ビットアーキテクチャを発表」LinuxDevices.com 2008 年 1 月 23 日。2013 年 1 月 3 日時点のオリジナルよりアーカイブ。2008年1 月 24 日閲覧。
^ Wasson, Scott (2008 年 1 月 24 日)。「VIA の次世代 Isaiah x86 CPU アーキテクチャの概要」。The Tech Report。2008年 1 月 26 日時点のオリジナルからアーカイブ。2008年1 月 24 日閲覧。
^ 「VIA、VIA Nanoプロセッサファミリーを発表」（プレスリリース）VIA 2008年5月29日。2019年2月3日時点のオリジナルよりアーカイブ。2008年5月29日閲覧。
^ 「VIA Isaiah Architecture Introduction」(PDF) 。VIA。 2008年1月23日。 2011年6月14日時点のオリジナル(PDF)からアーカイブ。 2008年5月28日閲覧。
^ Bennett, Kyle (2008年7月29日). 「Intel Atom vs. VIA Nano」. [H]ard|OCP. 2012年2月19日時点のオリジナルよりアーカイブ。
^ Chiappetta, Marco (2008年7月29日). 「VIA Nano L2100 vs. Intel Atom 230: Head to Head」. HotHardware . 2011年7月22日時点のオリジナルよりアーカイブ。2009年1月18日閲覧。
^ Shrout, Ryan (2008年7月29日). 「VIA NanoとIntel Atomのレビュー - 極小CPUの戦い」. PC Perspective . 2010年1月13日時点のオリジナルよりアーカイブ。 2009年1月18日閲覧。
^ Hruska, Joel (2008年7月29日). 「Low-end grudge match: Nano vs. Atom」. Ars Technica. 2012年1月20日時点のオリジナルよりアーカイブ。2017年6月15日閲覧。
^ 「VIA、新型VIA Nano 3000シリーズプロセッサを発表」（プレスリリース）VIA 2009年11月3日。2013年1月22日時点のオリジナルよりアーカイブ。
^ 「VIA Nano Processor」。VIA。2008年5月30日時点のオリジナルよりアーカイブ。2008年5月30日閲覧。
^ 「VIA、新型Nano X2デュアルコアプロセッサをリリース」。Tom 's Hardware。2022年1月25日時点のオリジナルよりアーカイブ。2013年10月15日閲覧。
^ 「VIA Nano x2プロセッサSPECfp2000ベンチマーク」。VIA 。 2014年2月7日時点のオリジナルよりアーカイブ。
^ 「VIA Isaiah アーキテクチャ - VIA Technologies, Inc」 2013-05-29。2013-05-29時点のオリジナルよりアーカイブ。2020-04-10に閲覧。

外部リンク

VIA Nano プロセッサは 2008-05-30 にWayback Machineにアーカイブされています
VIA Nano X2 デュアルコアプロセッサ
VIA クアッドコアプロセッサ

プレス

「低電力プロセッサの戦い: ネットトップに最適な選択」。2008 年 9 月 27 日。2013 年 10 月 25 日にオリジナルからアーカイブされました。
「ローエンド遺恨試合: Nano vs. Atom」。2008-07-30。
「Via の Nano L2100 が Intel の Atom 230 に対抗」2008 年 7 月 30 日。

[1] 「VIA、2008年第1四半期に新プロセッサアーキテクチャを発表」。DigiTimes 。 2008年12月3日時点のオリジナルよりアーカイブ。2007年7月25日閲覧。

[2] Stokes, Jon (2008 年 1 月 23 日). 「Isaiah が明らかに: VIA の新しい低電力アーキテクチャ」. Ars Technica. 2008 年 1 月 27 日時点のオリジナルよりアーカイブ。2008 年1 月 24 日閲覧。

[3] Bennett, Kyle (2008年1月24日). 「VIAの新しいCentaurが設計したIsaiah CPUアーキテクチャ」. [H]ard|OCP. 2011年7月19日時点のオリジナルよりアーカイブ。 2008年1月24日閲覧。

[4] 「Via が 64 ビットアーキテクチャを発表」LinuxDevices.com 2008 年 1 月 23 日。2013 年 1 月 3 日時点のオリジナルよりアーカイブ。2008年1 月 24 日閲覧。

[5] Wasson, Scott (2008 年 1 月 24 日)。「VIA の次世代 Isaiah x86 CPU アーキテクチャの概要」。The Tech Report。2008年 1 月 26 日時点のオリジナルからアーカイブ。2008年1 月 24 日閲覧。

[6] 「VIA、VIA Nanoプロセッサファミリーを発表」（プレスリリース）VIA 2008年5月29日。2019年2月3日時点のオリジナルよりアーカイブ。2008年5月29日閲覧。

[7] 「VIA Isaiah Architecture Introduction」(PDF) 。VIA。 2008年1月23日。 2011年6月14日時点のオリジナル(PDF)からアーカイブ。 2008年5月28日閲覧。

[8] Bennett, Kyle (2008年7月29日). 「Intel Atom vs. VIA Nano」. [H]ard|OCP. 2012年2月19日時点のオリジナルよりアーカイブ。

[9] Chiappetta, Marco (2008年7月29日). 「VIA Nano L2100 vs. Intel Atom 230: Head to Head」. HotHardware . 2011年7月22日時点のオリジナルよりアーカイブ。2009年1月18日閲覧。

[10] Shrout, Ryan (2008年7月29日). 「VIA NanoとIntel Atomのレビュー - 極小CPUの戦い」. PC Perspective . 2010年1月13日時点のオリジナルよりアーカイブ。 2009年1月18日閲覧。

[11] Hruska, Joel (2008年7月29日). 「Low-end grudge match: Nano vs. Atom」. Ars Technica. 2012年1月20日時点のオリジナルよりアーカイブ。2017年6月15日閲覧。

[12] 「VIA、新型VIA Nano 3000シリーズプロセッサを発表」（プレスリリース）VIA 2009年11月3日。2013年1月22日時点のオリジナルよりアーカイブ。

[13] 「VIA Nano Processor」。VIA。2008年5月30日時点のオリジナルよりアーカイブ。2008年5月30日閲覧。

[14] 「VIA、新型Nano X2デュアルコアプロセッサをリリース」。Tom 's Hardware。2022年1月25日時点のオリジナルよりアーカイブ。2013年10月15日閲覧。

[15] 「VIA Nano x2プロセッサSPECfp2000ベンチマーク」。VIA 。 2014年2月7日時点のオリジナルよりアーカイブ。

[16] 「VIA Isaiah アーキテクチャ - VIA Technologies, Inc」 2013-05-29。2013-05-29時点のオリジナルよりアーカイブ。2020-04-10に閲覧。