低電力電子機器

低電力電子機器は、通常よりも少ない電力を消費するように設計された電子機器であり、多くの場合、ある程度の犠牲を払います。たとえば、ノートブックプロセッサは通常、デスクトッププロセッサよりも消費電力が少なくなりますが、コンピュータのパフォーマンスは犠牲になります。^[1]

電子機器に必要な電力量を削減する最初の試みは、腕時計の開発に関連していました。電子時計は電源として電気を必要とし、一部の機械式ムーブメントとハイブリッド電気機械式ムーブメントも電気を必要とします。通常、電気は交換可能なバッテリーによって供給されます。時計で電力が最初に使用されたのは、巻き上げの必要性をなくすために、主ゼンマイの代わりとして使用されたときでした。最初の電気駆動時計であるハミルトン エレクトリック 500 は、1957 年にペンシルベニア州ランカスターのハミルトン ウォッチ カンパニーによって発売されました。

最初のクォーツ腕時計は1967年に製造され、アナログ針で時間を表示していました。^[2]

時計用電池（厳密にはセル、電池は複数のセルで構成されている）は、時計の目的のために特別に設計されています。電池は非常に小さく、非常に長期間（数年以上）継続的に微量の電力を供給します。場合によっては、電池を交換するために時計修理店または時計販売店に行く必要があります。一部のソーラー式時計では充電式電池が使用されています。

最初のデジタル電子時計は、1970年に製造されたパルサーLEDのプロトタイプでした。 ^[3]デジタルLED時計は非常に高価で、一般消費者には手の届かないものでしたが、1975年にテキサスインスツルメンツがプラスチックケースに入ったLED時計の大量生産を開始しました。

LED ディスプレイ付きの腕時計のほとんどは、LED が大量の電力を消費し、連続的に作動させることができないため、数秒間時間を表示するためにユーザーがボタンを押す必要がありました。LED ディスプレイ付きの腕時計は数年間人気がありましたが、すぐに LED ディスプレイは液晶ディスプレイ(LCD) に取って代わられました。液晶ディスプレイはバッテリーの電力消費が少なく、常にディスプレイが見え、時間を確認するためにボタンを押す必要がないため、はるかに便利でした。暗闇の中でのみ、小さな電球でディスプレイを点灯するためにボタンを押す必要がありました。後に LED が点灯しました。^[4]

今日の電子時計のほとんどは32.768KHzの水晶発振器を使用しています。^[2]

2013 年現在、腕時計専用に設計されたプロセッサは、現在製造されているプロセッサの中で最も低消費電力であり、多くの場合4 ビット、32.768 kHz のプロセッサです。

パーソナル コンピュータが最初に開発されたとき、電力消費は問題ではありませんでした。しかし、ポータブル コンピュータの開発に伴い、コンピュータをバッテリー パックで動作させる必要が生じ、計算能力と電力消費の間の妥協点を探す必要が生じました。当初、ほとんどのプロセッサは、最初のCompaq Portableで使用されたIntel 8088のように、コアと I/O 回路の両方を 5 ボルトで動作させていました。その後、電力消費を抑えるために 3.5、3.3、および 2.5 ボルトに下げられました。たとえば、Pentium P5 のコア電圧は、1993 年の 5V から 1997 年には 2.5V に下がりました。

電圧が下がると全体的な消費電力も下がるため、既存のバッテリー技術でシステムを稼働させるコストが下がり、より長時間稼働できるようになります。これはポータブル システムやモバイル システムにとって極めて重要です。バッテリー駆動に重点が置かれることで、バッテリー寿命に大きな影響を与えるプロセッサ電圧の低減が進められてきました。2 つ目の大きな利点は、電圧が下がって消費電力が減るため、発生する熱が少なくなることです。より低温で稼働するプロセッサは、システム内に密集して配置でき、寿命が長くなります。3 つ目の大きな利点は、より低温で稼働するプロセッサは、より低消費電力で稼働できるため、より高速に稼働できることです。電圧を下げることは、プロセッサのクロック レートをどんどん高くするための重要な要因の 1 つです。 ^[5]

集積回路の計算要素の密度と速度は、ムーアの法則で説明される傾向に従って、数十年にわたって指数関数的に増加してきました。この指数関数的な改善傾向はいずれ終わると一般に認められていますが、その時点までに集積回路の密度と速度がどの程度になるかは不明です。従来の半導体材料を使用して 6.3ナノメートルのMOSFET トランジスタチャネル長で製造された動作可能なデバイスが実証されており、また、MOSFET ゲートとしてカーボン ナノチューブを使用し、チャネル長を約 1ナノメートルにしたデバイスも構築されています。集積回路の密度と計算能力は、主に電力消費の問題によって制限されています。

新しいパーソナルコンピュータの全体的な電力消費量は、年間約22%増加しています。^[6] この消費量の増加は、ムーアの法則に従って、縮小により、単一のCMOSロジックゲートの状態を変更するために消費されるエネルギーが指数関数的に減少しているにもかかわらず発生します。^[6]

集積回路チップには、意図的に形成されたもの（ゲートとチャネル間の容量など）と意図せずに形成されたもの（互いに近接しているが電気的に接続されていない導体間）の両方を含む多くの容量性負荷が含まれています。回路の状態を変更すると、これらの寄生容量間の電圧が変化し、蓄積されたエネルギーの量も変化します。容量性負荷が抵抗デバイスを通じて充電および放電されると、コンデンサに蓄積されたエネルギーと同等の量のエネルギーが熱として消散します。

${\displaystyle E_{\mathrm {stored} }={1 \over 2}CU^{2}}$

熱放散が状態変化に与える影響は、与えられた電力予算内で実行できる計算量を制限することです。デバイスの小型化によって寄生容量の一部が削減される一方で、集積回路チップ上のデバイス数は、各デバイスの容量の減少を補うのに十分すぎるほど増加しています。一部の回路 (たとえばダイナミック ロジック)は、適切に機能するために最小クロック レートを必要とし、有用な計算を実行していない場合でも「ダイナミック電力」を浪費します。その他の回路 (最も有名なのはRCA 1802ですが、 WDC 65C02、Intel 80C85、Freescale 68HC11などの後発のチップや、その他のCMOSチップ) は、最小クロック レートがなく、「クロックを停止」して状態を無期限に保持できる「完全に静的なロジック」を使用しています。クロックが停止すると、このような回路は動的電力を使用しませんが、リーク電流によって小さな静的電力消費が発生します。

回路の寸法が小さくなると、サブスレッショルド リーク電流が顕著になります。このリーク電流は、スイッチングが行われていないときでも電力消費を引き起こします (静的電力消費)。最近のチップでは、この電流が IC の消費電力の半分を占めるのが一般的です。

サブスレッショルド リークによる損失は、スレッショルド電圧を上げて電源電圧を下げることで削減できます。これらの変更は両方とも回路を大幅に遅くします。この問題に対処するために、一部の最新の低電力回路ではデュアル電源電圧を使用して、回路のクリティカル パスの速度を向上させ、非クリティカル パスの消費電力を削減しています。一部の回路では、回路のさまざまな部分で異なるトランジスタ (異なるスレッショルド電圧を持つ) を使用して、パフォーマンスを大幅に低下させることなく消費電力をさらに削減しようとしています。

電力消費を削減するために使用される別の方法は、パワー ゲーティングです。^[7]スリープ トランジスタを使用して、使用されていないブロック全体を無効にする方法です。長期間休止状態にあり、定期的なアクティビティを実行するために「起動」するシステムは、アクティビティを監視する隔離された場所にあることがよくあります。これらのシステムは通常、バッテリーまたはソーラーで駆動されるため、電力消費を削減することがこれらのシステムの重要な設計上の問題です。機能しているがリークしているブロックを、使用されるまでシャットダウンすることで、リーク電流を大幅に削減できます。一度に短時間しか機能しない一部の組み込みシステムでは、これにより電力消費を大幅に削減できます。

状態変更の電力オーバーヘッドを下げるための他の 2 つのアプローチもあります。1 つは、デュアル電圧 CPUのように回路の動作電圧を下げるか、状態変更に伴う電圧変化を減らすことです (状態変更のみを行い、ノード電圧を電源電圧の数分の 1 だけ変更します— たとえば、低電圧差動信号伝送)。このアプローチは、回路内の熱雑音によって制限されます。特性電圧 (デバイス温度とボルツマン定数に比例) があり、回路がノイズに耐性を持つためには、状態切り替え電圧がこの特性電圧を超える必要があります。これは通常、外部温度が 100 ℃ (約 4 kT、Tはケルビン単位でのデバイスの内部温度、kはボルツマン定数) のデバイスの場合、50～100 mV 程度です。

2 番目のアプローチは、主に抵抗性ではない経路を通じて容量性負荷に電荷を供給しようとするものです。これが断熱回路の原理です。電荷は、可変電圧誘導電源から、または可逆ロジック回路内の他の要素によって供給されます。どちらの場合も、電荷の移動は主に非抵抗性負荷によって制御される必要があります。実際的な経験則として、これは信号の変化率が、駆動される回路のRC 時定数によって決定される変化率よりも遅くなければならないことを意味します。言い換えれば、単位計算あたりの消費電力が削減されると、計算の絶対速度が低下します。実際には、断熱回路は構築されていますが、実用的な回路で計算能力を大幅に削減することは困難でした。

最後に、特定の計算に関連する状態変化の数を減らすための手法がいくつかあります。クロックドロジック回路では、特定の操作に必要のない機能ブロックの状態を変更しないように、クロックゲーティング手法が使用されます。より極端な代替案として、非同期ロジックアプローチでは、特定の外部クロックが不要になるように回路を実装します。これらの両方の手法は、集積回路設計でさまざまな程度に使用されていますが、それぞれ実用的な適用限界に達しているようです。^{[引用が必要]}

望ましい無線通信グッドプットに必要なバッテリー電力量を削減するためのさまざまな技術があります。^[8] 一部のワイヤレスメッシュネットワークでは、送信に必要なバッテリー電力を削減する「スマート」な低電力ブロードキャスト技術を使用しています。これは、電力認識プロトコルと共同電力制御システムを使用することで実現できます。

2007年には、平均的なIT予算の約10％がエネルギーに費やされ、ITのエネルギーコストは2010年までに50％に上昇すると予想されました。^[9]

電源装置と冷却システムの重量とコストは、一般的に、一度に使用できる最大電力によって決まります。過度の熱によってシステムが恒久的な損傷を受けるのを防ぐ方法は 2 つあります。ほとんどのデスクトップ コンピューターは、最大周波数、最大作業負荷、および最悪の環境における最悪のCPU 電力消費に合わせて電源システムと冷却システムを設計しています。重量とコストを削減するために、多くのラップトップ コンピューターは、はるかに低い熱設計電力(予想される最大周波数、一般的な作業負荷、および一般的な環境をいくぶん上回る) に合わせて設計された、はるかに軽量で低コストの冷却システムを使用することを選択しています。通常、このようなシステムは、CPU ダイの温度が高すぎる場合にクロック レートを下げ (調整し)、冷却システムが処理できるレベルまで消費電力を減らします。

• トランスメタ
• Acorn RISC マシン(ARM)
• AMULET マイクロプロセッサ
• マイクロチップ ナノワット XLP PIC マイクロコントローラ
• テキサスインスツルメンツ MSP430 マイクロコントローラ
• Energy Micro/Silicon Labs EFM32 マイクロコントローラ
• STマイクロエレクトロニクス STM32 マイクロコントローラ
• Atmel/Microchip SAM L マイクロコントローラ

• プロセッサの消費電力
• 共通電源フォーマット
• 低消費電力のためのデータ構成
• ITエネルギー管理
• ワット当たりの性能
• 電力管理
• グリーンコンピューティング
• 動的周波数スケーリング
• オーバークロック
• アンダークロック
• 動的電圧スケーリング
• オペランド分離
• グリッチ除去
• 自律的な周辺操作

• Gaudet, Vincent C. (2014-04-01) [2013-09-25]. 「第 4.1 章 最先端の CMOS テクノロジの低電力設計手法」。 Steinbach, Bernd [ドイツ語] (編)。 ブール領域における最近の進歩 (第 1 版)。 ニューカッスル アポン タイン、イギリス: Cambridge Scholars Publishing。 pp. 187–212。ISBN 978-1-4438-5638-6. 2019年8月4日閲覧。[3] （455ページ）

• Russell Henning と Chaitali Chakrabarti による「IS-54 VSELP 音声エンコーダ用の低電力 VLIW プロセッサの高レベル設計合成」(注: 一般に、実行するアルゴリズムがわかっている場合、そのアルゴリズムを特に実行するように設計されたハードウェアは、同じ速度でそのアルゴリズムを実行する汎用ハードウェアよりも消費電力が少なくなることを意味します。)
• CRISP: 低消費電力マルチメディアシステム向けスケーラブル VLIW プロセッサ (Francisco Barat 著、2005 年)
• Binu Mathew と Al Davis による低消費電力組み込み VLIW プロセッサ用ループ アクセラレータ
• Jack Ganssle による超低消費電力設計
• K. Roy および S. Prasad、「Low-Power CMOS VLSI Circuit Design」、John Wiley & Sons, Inc.、ISBN 0-471-11488-X、2000 年、359 ページ。 
• KS. Yeo および K. Roy、「Low-Voltage Low-Power VLSI Subsystems」、McGraw-Hill 2004、ISBN 0-07-143786-X、294 ページ。