シングルイベントの番狂わせ

シングルイベントアップセット( SEU ) は、シングルイベントエラー( SEE )とも呼ばれ、マイクロプロセッサ、半導体メモリ、パワートランジスタなどの稼働中のマイクロ電子デバイスの敏感なノードに単一の電離粒子 (イオン、電子、光子など) が衝突することで発生する状態変化です。状態変化は、ロジック要素 (メモリ「ビット」など) の重要なノード内またはその近くで電離によって生成される自由電荷の結果です。衝突の結果として発生するデバイス出力または動作のエラーは、SEU またはソフトエラーと呼ばれます。

SEU 自体は、シングル イベントラッチアップ(SEL)、シングル イベント ゲート破壊(SEGR)、またはシングル イベント バーンアウト (SEB) の場合とは異なり、トランジスタまたは回路の機能に永久的な損傷を与えるとは考えられていません。これらはすべて、シングル イベント効果(SEE)と呼ばれる、電子デバイスにおける放射線効果の一般的なクラスの例です。

シングルイベントアップセットは、1954年から1957年にかけて地上で行われた核実験の際に初めて記述され、電子監視装置に多くの異常が観測された。1960年代には宇宙電子機器でさらなる問題が観測されたが、ソフト障害を他の形態の干渉と区別することは困難であった。1972年、ヒューズ社の衛星がアップセットを経験し、衛星との通信が96秒間途絶え、その後回復した。科学者のエドワード・C・スミス博士、アル・ホルマン博士、ダン・バインダー博士は、この異常をシングルイベントアップセット（SEU）と説明し、1975年にIEEE Transactions on Nuclear Science^{誌に最初のSEU論文を発表した。 [2] 1978年、梱包材の}アルファ粒子によるソフトエラーの最初の証拠がティモシー・C・メイ博士とMH・ウッズ博士によって記述された。 1979年、 IBMのジェームズ・ジーグラーはイェール大学のW・ランフォードとともに、海面宇宙線が電子機器にシングルイベントアップセットを引き起こすメカニズムを初めて説明した。1979年には、ローレンス・バークレー国立研究所の88インチサイクロトロンとベバトロンで、粒子加速器施設で世界初の重イオン「シングルイベント効果」テストも行われた。^[3]

地上の SEU は、宇宙粒子が大気中の原子と衝突して中性子と陽子のカスケードまたはシャワーを発生させることによって発生し、それが電子回路と相互作用する可能性があります。サブミクロン以下のジオメトリでは、これが大気中の 半導体デバイスに影響を及ぼします。

宇宙では、高エネルギーの電離粒子が自然の背景の一部として存在し、銀河宇宙線（GCR）と呼ばれています。太陽からの粒子イベントや地球の磁気圏（ヴァン・アレン放射線帯）に閉じ込められた高エネルギー陽子がこの問題を悪化させます。宇宙粒子環境での現象に伴う高エネルギーにより、通常、SEUや壊滅的なシングルイベント現象（破壊的なラッチアップなど）を排除する点で、宇宙船のシールドを強化しても役に立ちません。宇宙線によって生成される二次大気中性子も、極地や高高度を飛行する航空機の電子機器でSEUを生成するのに十分な高エネルギーになる可能性があります。チップパッケージ内の微量の放射性元素もSEUの原因となります。

デバイスの SEU に対する感度は、サイクロトロンなどの粒子加速器施設の粒子流にテスト デバイスを配置することで経験的に推定できます。この特定のテスト方法は、既知の宇宙環境での SER (ソフト エラー率) を予測するのに特に役立ちますが、中性子から地上の SER を推定するには問題があります。この場合、実際のアップセット率を見つけるには、多数の部品を、おそらく異なる高度で評価する必要があります。

SEU 許容値を経験的に推定する別の方法は、セシウム 137などの既知の放射線源を使用して、放射線から遮蔽されたチャンバーを使用することです。

マイクロプロセッサの SEU をテストする場合、デバイスを実行するために使用されるソフトウェアも評価して、SEU が発生したときにデバイスのどのセクションがアクティブ化されたかを判断する必要があります。

定義上、SEU は関連する回路を破壊することはありませんが、エラーを引き起こす可能性があります。宇宙ベースのマイクロプロセッサでは、最も脆弱な部分の 1 つは、多くの場合、第 1 レベルおよび第 2 レベルのキャッシュ メモリです。これは、これらのメモリが非常に小さく、非常に高速である必要があるため、多くの電荷を保持できないことを意味します。地上の設計が SEU に耐えられるように構成されている場合、これらのキャッシュは無効になっていることがよくあります。もう 1 つの脆弱な点は、マイクロプロセッサ制御のステート マシンです。これは、「デッド」状態 (出口がない) に入るリスクがあるためです。ただし、これらの回路はプロセッサ全体を駆動する必要があるため、比較的大きな電流を供給するために比較的大きなトランジスタがあり、思ったほど脆弱ではありません。もう 1 つの脆弱なプロセッサ コンポーネントは RAM であり、より具体的には、キャッシュ メモリで使用されるスタティック RAM (SRAM) です。SRAM メモリは通常、単位面積あたりの最大ビット数を割り当てるために、テクノロジで許可されている最小値に近いトランジスタ サイズで設計されています。トランジスタ サイズが小さく、ビット密度が高いため、メモリは SEU の影響を最も受けやすいコンポーネントの 1 つになっています。^[4] SEUに対する耐性を確保するために、エラーがエラー訂正回路を圧倒する前に、定期的にメモリからエラーを読み取る（訂正につながる）か、メモリからエラーを除去する（読み取りが訂正につながらない場合）回路とともに、エラー訂正メモリが使用されることが多い。

デジタル回路とアナログ回路では、単一のイベントによって 1 つ以上の電圧パルス (つまりグリッチ) が回路全体に伝播することがあります。この場合、これはシングル イベント トランジェント (SET) と呼ばれます。伝播するパルスは、メモリ SEU の場合のように技術的には「状態」の変化ではないため、SET と SEU を区別する必要があります。SET がデジタル回路全体に伝播し、その結果、シーケンシャル ロジック ユニットに誤った値がラッチされる場合は、SEU と見なされます。

ハードウェアの問題は、関連する理由によっても発生する可能性があります。特定の状況 (回路設計、プロセス設計、および粒子特性の両方) では、CMOS 設計に固有の「寄生」サイリスタがアクティブになり、事実上、電源からグランドへの見かけ上の短絡を引き起こす可能性があります。この状態はラッチアップと呼ばれ、構造上の対策がない場合、熱暴走によってデバイスが破壊されることがよくあります。ほとんどのメーカーは、ラッチアップを防止するように設計し、大気中の粒子の衝突によってラッチアップが発生しないことを確認するために製品をテストしています。宇宙でのラッチアップを防止するために、エピタキシャル基板、シリコン オン インシュレータ(SOI)、またはシリコン オンサファイア(SOS) を使用して、感受性をさらに低減または排除することがよくあります。

• 2003年にブリュッセルのスハールベーク（ベルギー）で行われた選挙では、異常な投票数が記録されたため調査が行われ、SEUがマリア・ヴィンデヴォーゲルという候補者に4,096票の余分な票を与えたと結論づけられた。得票数の差が2の累乗、 2 ¹²に相当することから、一回限りの番狂わせの可能性が示唆されている。^[5]
• 2008年10月7日、カンタス航空72便が高度37,000フィートで3つの航空データ慣性基準装置のうち1つに故障が発生し、誤ったデータが機体の飛行制御システムに送られた。これにより機首が下がり、乗員と乗客が重傷を負った。SEUを除いて、すべての潜在的な原因は「ありそうにない」または「非常にありそうにない」と判断されたが、SEUの可能性は推定できなかった。^[6]

• 放射線耐性強化
• 宇宙線
• ハミング距離
• パリティビット
• グレイコード
• リボ・クレイグ法 [de] /ジョンソン法 [de]
• ジョンソンカウンター
• ソフトエラー

一般SEU

• TC May および MH Woods、IEEE Trans Electron Devices ED-26、2 (1979)
• www.seutest.com - JEDEC JESD89A テスト プロトコルをサポートするソフト エラー テスト リソース。
• JF Ziegler と WA Lanford、「宇宙線のコンピュータメモリへの影響」、Science、206、776 (1979)
• Ziegler 他、IBM Journal of Research and Development、第 40 巻、1 (1996)。
• NASAゴダード宇宙飛行センター放射線影響施設による SEU の紹介
• NASA/スミソニアン抄録検索。
• 「シングルイベントアップセットのレート推定」、J. Zoutendyk、NASA Tech Brief、第12巻、第10号、項目#152、1988年11月。
• 航空電子工学に特化したボーイング放射線影響研究所
• 生産システムにおけるメモリソフトエラー測定、2007 USENIX 年次技術会議、pp. 275–280
• 信頼性の高い SEU 強化ラッチと高性能 SEU 強化フリップフロップ、国際品質電子設計シンポジウム (ISQED)、米国カリフォルニア州、2012 年 3 月 19 ～ 21 日

プログラマブルロジックデバイスのSEU

• 「シングルイベントアップセット：心配すべきか？」ザイリンクス社
• 「Virtex-4: ソフト エラーがほぼ半分に減少!」A. Lesea、Xilinx TecXclusive、2005 年 5 月 6 日。
• 単一イベントがアルテラ社を混乱に陥れる
• 地球宇宙線およびアルファ粒子によって引き起こされる LSI ソフトエラーの評価 - 小林 浩、白石 健、土屋 秀、臼杵 秀（全員ソニー）、永井 勇、高久 健（大阪大学）、2001 年。
• FPGA における SEU 誘発の永続的エラー伝播 K. Morgan (ブリガムヤング大学)、2006 年 8 月。
• Microsemi 中性子耐性 FPGA テクノロジー。

マイクロプロセッサのSEU

• Elder, JH; Osborn, J.; Kolasinski, WA; 「マイクロプロセッサの SEU に対する脆弱性を特徴付ける方法」、IEEE Transactions on Nuclear Science、1988 年 12 月 v 35 n 6。
• 重み付けテストプログラムを使用したデジタル回路の SEU 特性評価
• フォールト注入中のアプリケーション動作の分析
• フライトLinuxプロジェクト

SEU関連の修士論文および博士論文

• R. Islam (2011)。高速でエネルギー効率に優れたソフトエラー耐性フリップフロップ (修士)。コンコルディア大学 (修士論文)。
• TZ Fullem (2006)。メモリチップにおけるシングルイベントアップセットを使用した放射線検出。ビンガムトン大学 (修士論文) 。ISBN 978-0-542-78484-2.プロクエスト 304928976。
• CL Howe (2005)。 放射線誘起エネルギー蓄積とスケール化マイクロエレクトロニクス構造におけるシングルイベントアップセットエラー率 (論文)。 ヴァンダービルト大学 (修士論文)。
• JA Thompson (1997)。マイクロ電子回路の放射線試験に適したマイクロコントローラベースのテストベンチの設計、構築、プログラミング。海軍大学院 (修士論文)。2007 年 9 月 30 日時点のオリジナルからアーカイブ。
• DR Roth (1991)。シングルイベントアップセットにおける電荷収集の役割。クレムソン大学 (修士論文)。
• AG Costantine (1990)。「高度なシングルイベントアップセットテスター」。レンセラー工科大学 (博士論文)。