シリコンオンインシュレータ

半導体製造において、シリコン・オン・インシュレータ（SOI）技術は、層状のシリコン-絶縁体-シリコン基板内にシリコン半導体デバイスを作製し、デバイス内の寄生容量を低減することで性能を向上させる技術である。 ^{[1] SOIベースのデバイスは、シリコン接合が}電気絶縁体（通常は二酸化ケイ素またはサファイア）の上にある点で、従来のシリコン製デバイスと異なる（これらのタイプのデバイスはシリコン・オン・サファイア、またはSOSと呼ばれる）。絶縁体の選択は主に意図する用途に依存し、サファイアは高性能無線周波数（RF）および放射線に敏感な用途に使用され、二酸化ケイ素は他のマイクロエレクトロニクスデバイスでの短チャネル効果を低減するために使用される。^[2]絶縁層と最上層のシリコン層も用途によって大きく異なる。^[3]

業界のニーズ

SOI技術は、マイクロエレクトロニクスデバイスの継続的な小型化を可能にする製造戦略の1つであり、口語的には「ムーアの法則の拡張」（または「モアムーア」、略して「MM」）と呼ばれています。従来のシリコン（バルクCMOS）処理と比較してSOIの利点として報告されているものは次のとおりです。^[4]

バルクシリコンからの分離により寄生容量が低減し、同等の性能で消費電力が改善
nウェルとpウェル構造の完全な分離によるラッチアップ耐性
同等のVDDでより高い性能を発揮。低いVDDでも動作可能^[5]
ドーピングなしのため温度依存性が減少
高密度による歩留まりの向上、ウェーハ利用率の向上
アンテナの問題の軽減
ボディや井戸の蛇口は不要
絶縁により漏れ電流が低減し、電力効率が向上
本質的に放射線耐性（ソフトエラー耐性）があり、冗長性の必要性が低減します。

製造の観点から見ると、SOI 基板は従来の製造プロセスのほとんどと互換性があります。一般に、SOI ベースのプロセスは、特別な装置や既存の工場の大幅な改造なしで実装できます。SOI に特有の課題としては、埋め込み酸化物層を考慮するための新しい計測要件と、最上層のシリコン層の差応力に関する懸念があります。トランジスタのしきい値電圧は動作履歴と印加電圧に依存するため、モデリングが難しくなります。SOI 実装の主な障壁は基板コストの大幅な増加であり、総製造コストが 10～15% 増加すると推定されています。^[6]^{[追加の引用が必要]} FD-SOI (完全空乏型シリコンオンインシュレータ) は、FinFET の潜在的な低コスト代替品と見なされてきました。^[7]

SOIトランジスタ

SOI MOSFETは、シリコンやゲルマニウムなどの半導体層が半導体基板に形成された埋め込み酸化物（BOX）層である可能性のある絶縁層上に形成された金属酸化物半導体電界効果トランジスタ（MOSFET）デバイスです。[ ^8]^[9]^[10] SOI MOSFETデバイスは、コンピュータ業界での使用に適しています。^[^要出典^{]埋め込み酸化物層は、}SRAM設計で使用できます。 ^[11] SOIデバイスには、PDSOI（部分空乏型SOI）MOSFETとFDSOI（完全空乏型SOI）MOSFETの2種類があります。 n型PDSOI MOSFETの場合、ゲート酸化物（GOX）と埋め込み酸化物（BOX）の間に挟まれたn型フィルムが大きいため、空乏領域がn領域全体を覆うことはできません。そのため、PDSOIはある程度バルクMOSFETのように動作します。明らかに、バルクMOSFETに比べていくつかの利点があります。 FDSOI デバイスでは膜が非常に薄いため、空乏領域がチャネル領域全体をカバーします。FDSOI では、フロントゲート (GOX) がサポートする空乏電荷はバルクよりも少ないため、反転電荷が増加し、スイッチング速度が速くなります。BOX による空乏電荷の制限により、空乏容量が抑制され、サブスレッショルドスイングが大幅に減少し、FD SOI MOSFET はより低いゲートバイアスで動作できるようになり、消費電力が低くなります。サブスレッショルドスイングは、 300K で MOSFET の最小理論値である 60mV/decade に達する可能性があります。この理想的な値は、数値シミュレーションを使用して初めて実証されました。^[12]^[13]バルク MOSFET のその他の欠点、たとえばしきい値電圧ロールオフなどは、BOX によりソースとドレインの電界が干渉しないため、FDSOI では軽減されます。PDSOI の主な問題は、膜がどの電源にも接続されていないために発生する「フローティングボディ効果(FBE)」です。 ^[^要出典^]

SOIウェーハの製造

SiO
₂ベースの SOI ウェーハは、いくつかの方法で製造できます。

SIMOX -酸素イオン注入による分離-酸素イオンビーム注入プロセスとそれに続く高温アニールを使用して、埋め込まれたSiOを作成します。
₂層。^[14]^[15]
ウェーハボンディング^[16]^[17] - 絶縁層は、酸化シリコンを第2の基板に直接接合することによって形成されます。その後、第2の基板の大部分が除去され、残った部分が最上部のSi層を形成します。
- ウェーハ接合プロセスの代表的な例としては、フランスの企業Soitecが開発したスマートカット法があります。この方法では、イオン注入とそれに続く制御された剥離を使用して、最上層のシリコン層の厚さを決定します。
- ナノクリーブはシリコンジェネシス社が開発した技術で、シリコンとシリコンゲルマニウム合金の界面の応力を利用してシリコンを分離する技術である。 ^[18]
- ELTRANはキヤノンが開発した多孔質シリコンとウォーターカットをベースにした技術です。^[19]
シード法^[20] - 最上層のSi層を絶縁体上に直接成長させる方法。シード法では、ホモエピタキシー用の何らかのテンプレートが必要であり、絶縁体の化学処理、適切に配向された結晶絶縁体、または下層の基板から絶縁体を貫通するビアによって実現できます。

これらの様々な製造プロセスの徹底的なレビューは、参考文献^{[1]に記載されています。}

マイクロエレクトロニクス業界での使用

IBM は、2000 年にハイエンドのRS64-IV「Istar」PowerPC-AS マイクロプロセッサで SOI を使い始めました。SOI テクノロジに基づいて構築されたマイクロプロセッサの他の例としては、2001年以降のAMDの 130 nm、90 nm、65 nm、45 nm、32 nm のシングル、デュアル、クアッド、6 コア、8 コアプロセッサがあります。 ^[21] Freescale は、2001 年後半にPowerPC 7455 CPUに SOI を採用し、現在^{[いつ? ]} Freescale は、180 nm、130 nm、90 nm、45 nm ラインで SOI 製品を出荷しています。^[22]Xbox 360、PlayStation 3、Wiiで使用されている90 nm PowerPCおよびPower ISAベースのプロセッサも SOI テクノロジを使用しています。ただし、Intelの競合製品は^[^いつ?^{]は、各プロセスノードに従来の}バルクCMOS技術を使用するのではなく、 HKMGやトライゲートトランジスタなどの他の技術に焦点を当ててトランジスタの性能を向上させました。2005年1月、インテルの研究者はSOIを使用して構築された実験的なシングルチップシリコンリブ導波路ラマンレーザーについて報告しました。^[23]

従来のファウンドリに関しては、2006年7月にTSMCはSOIを望む顧客はいないと主張したが^[24]、チャータードセミコンダクターはファブ全体をSOI専用にした^{[25] 。}

高性能無線周波数（RF）アプリケーションでの使用

1990年、ペレグリンセミコンダクターは、標準の0.5μm CMOSノードと強化されたサファイア基板を使用したSOIプロセス技術の開発を開始しました。同社の特許取得済みのシリコンオンサファイア（SOS）プロセスは、高性能RFアプリケーションで広く使用されています。絶縁性サファイア基板の本質的な利点により、高い絶縁性、高い直線性、静電放電（ESD）耐性が得られます。他の複数の企業も、スマートフォンや携帯電話のRFアプリケーションにSOI技術を適用して成功を収めています。^[26]^{[追加の引用が必要]}

フォトニクスでの使用

SOIウェーハはシリコンフォトニクスで広く使用されています。^[27]絶縁体上の結晶シリコン層は、光導波路やその他の光学デバイス（パッシブまたはアクティブ（適切なインプラントなど））の製造に使用できます。埋め込まれた絶縁体により、全反射に基づいてシリコン層内で赤外光が伝播します。導波路の上面は、カバーせずに空気にさらされたままにするか（センシングアプリケーションなど）、通常はシリカで作られたクラッドで覆うことができます。^[28]

デメリット

従来の半導体産業と比較した場合のSOI技術の主な欠点は、製造コストが増加することです。^[29] 2012年現在、IBMとAMDのみが高性能プロセッサのベースとしてSOIを使用しており、他のメーカー（Intel、TSMC、Global Foundriesなど）は従来のシリコンウェーハを使用してCMOSチップを製造しています。^[29]

SOI市場

Market Research Futureグループによると、2020年時点でSOIプロセスを利用する市場は今後5年間で約15％成長すると予測されています。^[30]

参照

参考文献

^ ab Celler, GK; Cristoloveanu, S. (2003). 「シリコン・オン・インシュレータの最前線」Journal of Applied Physics . 93 (9): 4955. Bibcode :2003JAP....93.4955C. doi :10.1063/1.1558223.
^ Marshall, Andrew; Natarajan, Sreedhar (2002). SOI 設計: アナログ、メモリ、デジタル技術。Kluwer。ISBN 0-7923-7640-4。
^ コリンジュ、ジャン＝ピエール（1991）。シリコン・オン・インシュレータ技術：材料からVLSIまで。シュプリンガー。ISBN 978-0-7923-9150-0。
^ Mendez, Horacio (2009 年 4 月)。「シリコンオンインシュレータ - SOI テクノロジとエコシステム - 新たな SOI アプリケーション」(PDF)。SOI 業界コンソーシアム。
^ Kodeti, Narayan M. (2010 年 10 月)。「Silicon On Insulator (SOI) の実装」(PDF)。ホワイトペーパー。Infotech。2013 年 4 月 18 日のオリジナル(PDF)からアーカイブ。
^ 「IBMがチップ製造技術を宣伝」cnet.com 2001年3月29日2018年4月22日閲覧。
^ 「Samsung、GF Ramp FD-SOI」。2018年4月27日。
^ US 6835633、「30～100 Åの薄い酸化物を接合層として使用したウェーハ接合によって作成された、30～100 Åの埋め込みOXを備えたSOIウェーハ」
^ US 7002214、「超薄型ボディの超急峻なレトログレードウェル（SSRW）FETデバイス」
^ Yang-Kyu Choi; Asano, K.; Lindert, N.; Subramanian, V.; Tsu-Jae King; Bokor, J.; Chenming Hu (2000 年 5 月)。「ディープサブテンミクロン時代に向けた超薄ボディ SOI MOSFET」( PDF)。IEEE Electron Device Letters。21 ( 5 ): 254–5。doi : 10.1109 /IEDM.1999.824298。S2CID 43561939。
^ US 7138685、「垂直MOSFET SRAMセル」は、 SOI埋め込み酸化物（BOX）構造と、強化されたSOI BOX構造を実装する方法を説明しています。
^ Balestra, F. (1985).バックポテンシャル制御による SOI MOSFET の特性評価とシミュレーション(PhD). INP-Grenoble.
^ Balestra, F. (2016). 「1.5 超低電力半導体デバイスの動作に対する課題」 Lury, S.、Xu, J.、Zaslavsky, A. (編)。マイクロエレクトロニクスの将来動向 - 未知への旅。Wiley。pp. 69–81。doi : 10.1002 / 9781119069225.ch1-5。ISBN 978-1-119-06922-5。
^ US 5888297、小倉篤、「SOI基板の製造方法」、1999年3月30日発行
^ US 5061642、藤岡弘、「絶縁体上の半導体の製造方法」、1991-10-29発行
^ Tong, Q.-Y.; Gösele , U. (1998).半導体ウェーハボンディング：科学と技術。Wiley。ISBN 978-0-471-57481-1。
^ US 4771016、Bajor、George 他、「ウェーハ結合SOI半導体の製造のための急速熱処理プロセスの使用」、1988年9月13日発行
^ 「SIGEN.COM」www.sigen.com . 2018年4月22日閲覧。
^ 米原剛志、坂口健、「ELTRAN® の新たな SOI ウェーハ技術」(PDF)。Cutting Edge 2。キヤノン。
^ US 5417180
^ Vries, Hans de. 「Chip Architect: IntelとMotorola/AMDの130 nmプロセスが明らかに」。chip -architect.com 。 2018年4月22日閲覧。
^ 「NXP Semiconductors - 自動車、セキュリティ、IoT」www.freescale.com 。 2018年4月22日閲覧。
^ Rong, Haisheng; Liu, Ansheng; Jones, Richard; Cohen, Oded; Hak, Dani; Nicolaescu, Remus; Fang, Alexander; Paniccia, Mario (2005 年 1 月)。「オールシリコンラマンレーザー」( PDF ) 。Nature。433 ( 7042 ) : 292–4。doi :10.1038/nature03723。PMID 15931210。S2CID 4423069 。
^ 「TSMCはSOI技術に対する顧客需要がない」。Fabtech：半導体専門家のためのオンライン情報源。2007年9月28日時点のオリジナルよりアーカイブ。2018年4月22日閲覧。
^ チャータード、IBMの90nm SOI技術へのファウンドリ市場アクセスを拡大
^ Madden, Joe. 「Handset RFFEs: MMPAs, Envelope Tracking, Antenna Tuning, FEMs, and MIMO」(PDF) 。Mobile Experts。 2016年3月4日時点のオリジナル(PDF)からアーカイブ。 2012年5月2日閲覧。
^リード、グラハム T.、ナイツ、アンドリュー P. (2004 年 3 月 5日)。シリコンフォトニクス入門。Wiley。ISBN 978-0-470-87034-12018年4月22日閲覧– Google ブックス経由。
^ Rigny, Arnaud. 「シリコン・オン・インシュレータ基板：シリコンフォトニクスの基礎」。Photonics.com 。2023年5月7日閲覧。
^ ab McLellan, Paul. 「Silicon on Insulator (SOI)」. Semiwiki . 2021年3月7日閲覧。
^ Future、Market Research (2021-02-17)。「シリコン・オン・インシュレーター（SoI）市場は2026年までに24億ドルを超えると予想されています | APAC地域は世界のシリコン・オン・インシュレーター業界の先駆者であり続ける」。GlobeNewswire News Room（プレスリリース）。 2021年3月7日閲覧。

外部リンク

SOI 業界コンソーシアム - SOI 技術に関する広範な情報と教育を提供するサイト
SOI IP ポータル - SOI IP の検索エンジン
AMDboard - SOI技術に関する広範な情報を掲載したサイト
Advanced Substrate News - Soitec が発行する SOI 業界に関するニュースレター
MIGAS '04 - SOIテクノロジーとデバイスに特化したMIGAS国際サマースクールの第7回先端マイクロエレクトロニクスセッション
MIGAS '09 - 先端マイクロエレクトロニクスに関する国際サマースクールの第 12 回セッション:「シリコンオンインシュレータ (SOI) ナノデバイス」

[celler-1] Celler, GK; Cristoloveanu, S. (2003). 「シリコン・オン・インシュレータの最前線」Journal of Applied Physics . 93 (9): 4955. Bibcode :2003JAP....93.4955C. doi :10.1063/1.1558223.

[2] Marshall, Andrew; Natarajan, Sreedhar (2002). SOI 設計: アナログ、メモリ、デジタル技術。Kluwer。ISBN 0-7923-7640-4。

[3] コリンジュ、ジャン＝ピエール（1991）。シリコン・オン・インシュレータ技術：材料からVLSIまで。シュプリンガー。ISBN 978-0-7923-9150-0。

[4] Mendez, Horacio (2009 年 4 月)。「シリコンオンインシュレータ - SOI テクノロジとエコシステム - 新たな SOI アプリケーション」(PDF)。SOI 業界コンソーシアム。

[5] Kodeti, Narayan M. (2010 年 10 月)。「Silicon On Insulator (SOI) の実装」(PDF)。ホワイトペーパー。Infotech。2013 年 4 月 18 日のオリジナル(PDF)からアーカイブ。

[6] 「IBMがチップ製造技術を宣伝」cnet.com 2001年3月29日2018年4月22日閲覧。

[7] 「Samsung、GF Ramp FD-SOI」。2018年4月27日。

[8] US 6835633、「30～100 Åの薄い酸化物を接合層として使用したウェーハ接合によって作成された、30～100 Åの埋め込みOXを備えたSOIウェーハ」

[9] US 7002214、「超薄型ボディの超急峻なレトログレードウェル（SSRW）FETデバイス」

[10] Yang-Kyu Choi; Asano, K.; Lindert, N.; Subramanian, V.; Tsu-Jae King; Bokor, J.; Chenming Hu (2000 年 5 月)。「ディープサブテンミクロン時代に向けた超薄ボディ SOI MOSFET」( PDF)。IEEE Electron Device Letters。21 ( 5 ): 254–5。doi : 10.1109 /IEDM.1999.824298。S2CID 43561939。

[11] US 7138685、「垂直MOSFET SRAMセル」は、 SOI埋め込み酸化物（BOX）構造と、強化されたSOI BOX構造を実装する方法を説明しています。

[12] Balestra, F. (1985).バックポテンシャル制御による SOI MOSFET の特性評価とシミュレーション(PhD). INP-Grenoble.

[13] Balestra, F. (2016). 「1.5 超低電力半導体デバイスの動作に対する課題」 Lury, S.、Xu, J.、Zaslavsky, A. (編)。マイクロエレクトロニクスの将来動向 - 未知への旅。Wiley。pp. 69–81。doi : 10.1002 / 9781119069225.ch1-5。ISBN 978-1-119-06922-5。

[14] US 5888297、小倉篤、「SOI基板の製造方法」、1999年3月30日発行

[15] US 5061642、藤岡弘、「絶縁体上の半導体の製造方法」、1991-10-29発行

[16] ^ Tong, Q.-Y.; Gösele , U. (1998).半導体ウェーハボンディング：科学と技術。Wiley。ISBN 978-0-471-57481-1。

[17] US 4771016、Bajor、George 他、「ウェーハ結合SOI半導体の製造のための急速熱処理プロセスの使用」、1988年9月13日発行

[18] 「SIGEN.COM」www.sigen.com . 2018年4月22日閲覧。

[19] 米原剛志、坂口健、「ELTRAN® の新たな SOI ウェーハ技術」(PDF)。Cutting Edge 2。キヤノン。

[20] US 5417180

[21] Vries, Hans de. 「Chip Architect: IntelとMotorola/AMDの130 nmプロセスが明らかに」。chip -architect.com 。 2018年4月22日閲覧。

[22] 「NXP Semiconductors - 自動車、セキュリティ、IoT」www.freescale.com 。 2018年4月22日閲覧。

[Intel_20052-23] Rong, Haisheng; Liu, Ansheng; Jones, Richard; Cohen, Oded; Hak, Dani; Nicolaescu, Remus; Fang, Alexander; Paniccia, Mario (2005 年 1 月)。「オールシリコンラマンレーザー」( PDF ) 。Nature。433 ( 7042 ) : 292–4。doi :10.1038/nature03723。PMID 15931210。S2CID 4423069 。

[24] 「TSMCはSOI技術に対する顧客需要がない」。Fabtech：半導体専門家のためのオンライン情報源。2007年9月28日時点のオリジナルよりアーカイブ。2018年4月22日閲覧。

[25] チャータード、IBMの90nm SOI技術へのファウンドリ市場アクセスを拡大

[26] Madden, Joe. 「Handset RFFEs: MMPAs, Envelope Tracking, Antenna Tuning, FEMs, and MIMO」(PDF) 。Mobile Experts。 2016年3月4日時点のオリジナル(PDF)からアーカイブ。 2012年5月2日閲覧。

[27] ^リード、グラハム T.、ナイツ、アンドリュー P. (2004 年 3 月 5日)。シリコンフォトニクス入門。Wiley。ISBN 978-0-470-87034-12018年4月22日閲覧– Google ブックス経由。

[28] Rigny, Arnaud. 「シリコン・オン・インシュレータ基板：シリコンフォトニクスの基礎」。Photonics.com 。2023年5月7日閲覧。

[:0-29] McLellan, Paul. 「Silicon on Insulator (SOI)」. Semiwiki . 2021年3月7日閲覧。

[30] Future、Market Research (2021-02-17)。「シリコン・オン・インシュレーター（SoI）市場は2026年までに24億ドルを超えると予想されています | APAC地域は世界のシリコン・オン・インシュレーター業界の先駆者であり続ける」。GlobeNewswire News Room（プレスリリース）。 2021年3月7日閲覧。