閾値下傾斜

サブスレッショルドスロープは、 MOSFETの電流電圧特性の特徴です。

サブスレッショルド領域では、ドレイン電流の挙動は、ゲート端子によって制御されますが、順方向バイアスダイオードの指数関数的に減少する電流に似ています。したがって、ドレイン、ソース、およびバルク電圧を固定した状態でのドレイン電流対ゲート電圧のプロットは、この MOSFET 動作モードではほぼ対数線形の挙動を示します。その傾きがサブスレッショルド傾きです。

サブスレッショルドスロープは サブスレッショルドスイングS _s-thの逆数値でもあり、通常は次のように表される: ^[1]

$S_{s-th}=\ln(10){kT \over q}\left(1+{C_{d} \over C_{ox}}\right)$

$C_{d}$ =空乏層容量

$C_{ox}$ = ゲート酸化膜容量

${kT \over q}$ =熱電圧

従来のデバイスの最小サブスレッショルドスイングは、および/またはとすることで求められ、室温（300 K）で（熱電子限界として知られる）および60 mV/decを生成します。スケーリングされたMOSFETの室温での典型的な実験的なサブスレッショルドスイングは約70 mV/decであり、短チャネルMOSFETの寄生によりわずかに低下します。^[2] $\textstyle {C_{d}}\rightarrow 0$ $\textstyle {C_{ox}}\rightarrow \infty$ $S_{s-th,\min}=\ln(10){kT \over q}$

dec （ディケード）はドレイン電流I _Dの 10 倍の増加に相当します。

急峻なサブスレッショルド勾配を特徴とするデバイスは、オフ (低電流) 状態とオン (高電流) 状態間の遷移が速くなります。

参考文献

^ Physics of Semiconductor Devices、SM Sze. New York: Wiley、第3版、Kwok K. Ngとの共著、2007年、第6.2.4章、315ページ、ISBN 978-0-471-14323-9。
^ Auth, C.; Allen, C.; Blattner, A.; Bergstrom, D.; Brazier, M.; Bost, M.; Buehler, M.; Chikarmane, V.; Ghani, T.; Glassman, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; Hentges, P.; Heussner, R.; Hicks, J.; Ingerly, D.; Jain, P.; Jaloviar, S.; James, R.; Jones, D.; Jopling, J.; Joshi, S.; Kenyon, C.; Liu, H.; McFadden, R.; McIntyre, B.; Neirynck, J.; Parker, C. (2012). 「完全空乏型トライゲートトランジスタ、自己整合コンタクト、高密度 MIM コンデンサを備えた 22nm 高性能低消費電力 CMOS テクノロジー」。2012 VLSI テクノロジーシンポジウム (VLSIT)。p. 131。doi :10.1109/ VLSIT.2012.6242496。ISBN 978-1-4673-0847-2. S2CID 23675687。

外部リンク

超低電力 CMOS トランジスタの最適化、Michael Stockinger、2000

[1] Physics of Semiconductor Devices、SM Sze. New York: Wiley、第3版、Kwok K. Ngとの共著、2007年、第6.2.4章、315ページ、ISBN 978-0-471-14323-9。

[Intel22-2] Auth, C.; Allen, C.; Blattner, A.; Bergstrom, D.; Brazier, M.; Bost, M.; Buehler, M.; Chikarmane, V.; Ghani, T.; Glassman, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; Hentges, P.; Heussner, R.; Hicks, J.; Ingerly, D.; Jain, P.; Jaloviar, S.; James, R.; Jones, D.; Jopling, J.; Joshi, S.; Kenyon, C.; Liu, H.; McFadden, R.; McIntyre, B.; Neirynck, J.; Parker, C. (2012). 「完全空乏型トライゲートトランジスタ、自己整合コンタクト、高密度 MIM コンデンサを備えた 22nm 高性能低消費電力 CMOS テクノロジー」。2012 VLSI テクノロジーシンポジウム (VLSIT)。p. 131。doi :10.1109/ VLSIT.2012.6242496。ISBN 978-1-4673-0847-2. S2CID 23675687。