IBM RS64

IBM RS64は、1990 年代半ばに導入され、IBM のRS/6000およびAS/400サーバーで使用されているマイクロプロセッサファミリです。

これらのマイクロプロセッサは、「Amazon」または「PowerPC-AS」命令セットアーキテクチャ(ISA) を実装しています。Amazon はPowerPC 命令セットのスーパーセットで、PowerPC 仕様にはない特別な機能が追加されており、主にPOWER2 ^[要出典]とオリジナルの AS/400 プロセッサから派生したもので、最初から64 ビットでした。このファミリのプロセッサは商用ワークロード (整数パフォーマンス、大容量キャッシュ、頻繁な分岐) 向けに最適化されており、兄弟であるPOWERファミリのプロセッサのような強力な浮動小数点パフォーマンスは備えていません。

RS64 ファミリは、RS64 ファミリと POWER ファミリを統合するために開発された POWER4の導入後すぐに廃止されました。

1990年、IBMロチェスターのAS/400エンジニアリングチームは、AS/400のIMPIアーキテクチャに代わるC-RISC（Commercial RISC ）と呼ばれる新しいアーキテクチャの開発に着手した。 ^{[1] [2]} C-RISCはIMPI命令セットの進化版であり、アドレス空間を96ビットに拡張し、いくつかのRISC命令を追加して、AS/400向けに作成されていたより計算集約的な商用アプリケーションを高速化した。IBM社長のジャック・クーラーはPowerPCの使用を望んでいたが、チームは既存の32/64ビットPowerPC命令セットではOS/400ソフトウェアの移行が実現できず、既存の命令セットではAS/400上の商用アプリケーション用に拡張が必要であると主張して抵抗した。クーラーの強い要望により、フランク・ソルティス率いるロチェスターのチームは、AS/400プラットフォームのニーズをサポートするためにPowerPC命令セットを拡張する可能性を調査した。これらの拡張機能はAmazonとして知られるようになり、IBMの経営陣によってC-RISCの継続的な開発よりもさらなる開発のために選択されました。^[3]

同時に、RS/6000開発者は、ローエンドのワークステーションから、メインフレームの競合企業の大規模エンタープライズ SMP システム、クラスタ化されたRS/6000-SP2スーパーコンピューティング システムまで、製品ラインを幅広く拡張していました。AIM アライアンス で開発された PowerPC プロセッサは、ローエンドの RISC ワークステーションや小規模なサーバー スペースに適していました。しかし、メインフレームや大規模なクラスタ化されたスーパーコンピューティング システムでは、Apple Power Mac用に設計されたプロセッサよりも高いパフォーマンスと信頼性、可用性、保守性の機能が必要でした。コスト重視の Apple Power Mac、高性能で RAS の RS/6000 システム、および AS/400 から PowerPC への移行の要件を同時に満たすには、複数のプロセッサ設計が必要でした。

Amazon はこれらの機能もサポートするように拡張され、ハイエンドの RS/6000 および AS/400 マシンの両方で使用できるようにプロセッサを設計できるようになりました。

このようなプロセッサを初めて開発するプロジェクトは「Bellatrix」（オリオン座の星の名前で、「アマゾン星」とも呼ばれる）でした。Bellatrix プロジェクトは、自己タイミングおよびパルスベースの回路と、この設計戦略をサポートするために必要となる EDA ツールを広く使用するという点で非常に野心的でしたが、最終的には中止されました。その後、IBM Austin（RS/6000 の拠点）は、技術ワークステーション、スーパーコンピュータ、およびエンジニアリング/科学市場に対応するために、POWER2 拡張機能と 2 つの高度な MAF浮動小数点ユニットを備えた高度な 64 ビット PowerPC プロセッサ（POWER3/630）の開発と並行して、Power2 のタイム トゥ マーケット シングル チップ バージョン（P2SC）の開発を開始しました。 RS/6000 商用アプリケーションと AS/400 システムに対応するために、IBM Rochester (AS/400 の本拠地) は、AS/400 拡張機能を備えた最初のハイエンド 64 ビット PowerPC プロセッサの開発を開始し、IBM Endicott は、AS/400 拡張機能を備えたローエンドのシングルチップ PowerPC プロセッサの開発を開始しました。

1995 年、IBM はIBM AS/400システム向けに PowerPC AS を初めて完全に実装したCobraまたはA10プロセッサをリリースしました。これは 50 ～ 77 MHz で動作するシングルチップ プロセッサでした。市場投入までの時間の制約により、セミカスタム方式で設計されました。ダイには 470 万個のトランジスタが含まれ、サイズは 14.6 mm x 14.6 mm (213 mm ² ) です。これは IBM の CMOS 5L プロセス (0.5  μm、4 層メタル CMOS プロセス) で製造されました。3.0 V 電源を使用し、77 MHz で最大 17.7 W、最小 13.4 W の電力を消費しました。これは 32 mm x 32 mm の 625 コンタクト セラミックボール グリッド アレイ(CBGA) にパッケージ化されました。

Cobra に先立って、 1994 年にCobra-Liteと呼ばれる簡略化された実装が開発され、最初のIBM Advanced/36システムで使用されました。 ^[1]この実装には、Advanced/36 には必要のない完全な PowerPC AS ISA の 17 個の命令が欠けていました。

1996 年、IBM は AS/400 システムでMuskie、A25 、またはA30と呼ばれるハイエンドの 4 ウェイSMPマルチチップ バージョンをリリースしました。これは 125 ～ 154 MHz で動作し、 BiCMOS製造プロセスで製造されました。

これらのプロセッサは、AS/400 および Advanced/36 マシンでのみ使用されていました。

RS64またはApache は1997 年に導入されました。これは「Cobra」と「Muskie」から開発されましたが、より完全な PowerPC ISA が組み込まれていたため、AS/400 システムだけでなく RS/6000 マシンでも使用できるように設定されていました。128 KB のオンダイ L1 キャッシュ、128 ビット バス上の 4 MB のフルスピード オフチップ L2、および 125 MHz のクロックを特徴としていました。IBMのマシンでは12 プロセッサの SMP 構成に拡張されました。

RS64 は AS/400 ではA35と呼ばれ、廃止されたPowerPC 620と PowerPC 630 (後にPOWER3に改名) の中間としてPowerPC 625と呼ばれていた時期もありました。

BiCMOS製造プロセスで製造されました。

RS64 -IIまたはNorthstar は、1998 年に 262 MHz で導入され、256 ビット 6XX バス ( PowerPC 620およびPOWER3でも使用) 上の 8 MB のフルスピード L2 を搭載しています。4 つの RS64-II を含むプロセッサ ボードは、同様の 4 ウェイ RS64 ボード用に設計されたマシンに交換でき、「フォーク リフト アップグレード」を回避できます。RS64-II には 1,250 万個のトランジスタが含まれ、162 mm² の大きさで、最大 27 ワットの電力を消費しました。製造は 0.35 μm CMOS製造に変更されました。

RS64-II は、マルチスレッドを実装した最初の量産向けプロセッサでした。基本的に、各チップは、常に 2 つのスレッドの状態情報を保存し、OS には 2 つのプロセッサとして表示されます。1 つの論理プロセッサは、フォアグラウンド スレッドと呼ばれるものを実行します。このスレッドが高レイテンシ イベント ( L2 キャッシュミスなど) に遭遇すると、OS の観点から 2 番目の論理プロセッサ上のバックグラウンド スレッドに切り替えられます。「それほど長くない」レイテンシ イベント (L1 ミスなど) が発生した場合、バックグラウンド スレッドの実行準備が整っている場合にのみスレッドの切り替えが行われます。バックグラウンド スレッドもミスを待機している場合は、スレッドの切り替えは行われません。IBM はこの方式を「粗粒度マルチスレッド」と呼んでいます。これは、後のPentium 4プロセッサに見られる同時マルチスレッドとまったく同じものではありません。IBM の論文では、粗粒度方式はRS64 のような インオーダーマイクロアーキテクチャに適していると述べられています。

RS64-II は、AS/400 システムでは A50と呼ばれていました。

RS64 -IIIまたはPulsar は1999 年に 450 MHz で導入されました。主な変更点には、128 KiB の L1 命令およびデータ キャッシュの拡大、分岐予測精度の向上、分岐予測ミスによる 0 または 1 サイクルのペナルティの削減などがあります。RS64-III には 5 ステージパイプラインと 256 ビット幅の L2 キャッシュ バスがあり、225 MHz DDR SRAM で実装された 8 MiB L2 キャッシュから 14.4 GB/s の帯域幅をプロセッサに提供します。

RS64-III は 3,400 万個のトランジスタ、140 mm² のダイ サイズを備え、6 レベルの銅配線を備えた 0.22 μm CMOS 7S プロセスで製造されています。

2000 年、IBM は、銅配線を使用したSOI製造プロセスで製造されたIStarと呼ばれる改良版をリリースしました。これにより、プロセッサのクロック周波数が 600 MHz に向上しました。これは、このプロセスで実装された最初のプロセッサでした。ただし、アーキテクチャ的には、IStar は Pulsar と同一でした。

RS64 -IVまたはSstar は2000 年に 600 MHz で導入され、後に 750 MHz に増加しました。最大 16 MB の DDR L2 キャッシュが RS64-III (19.2 GB/s の帯域幅) と同様にサポートされました。RS64-IV には 4,400 万個のトランジスタがあり、0.18 μm プロセスで製造された 128 mm² の大きさでした。POWER とは異なり、エネルギー消費はコアあたり 15 ワット未満と低く抑えられています。

POWER ラインが競合製品の半分のクロック速度で停滞していた時期もありましたが、RS64 ファミリは IBM の大型 SMP UNIXサーバー ラインのトップに位置していました。RS-64 IV の整数/商用ワークロードのパフォーマンスは競合相手のSun Microsystemsプロセッサと同等でしたが、浮動小数点処理能力は同時代のPOWER3-IIには匹敵しませんでした。POWER3-IIはライフサイクル全体を通じて十分な競争力を維持していました。

• Gwennap, Linley (1995 年 7 月 31 日)。「IBM が AS/400 用の PowerPC プロセッサを開発」。マイクロプロセッサ レポート。

• RS64-IVに関するIBMの論文
• IBM RISCの27年
• PowerPC が PowerPC でなくなるのはいつですか? - Frank Soltisによる POWER アーキテクチャの歴史
• 人々に力を
• 第 4 世代 64 ビット PowerPC 互換商用プロセッサ設計
• PowerPC AS の内部 2013-08-31 にWayback Machineでアーカイブ